《Applied Surface Science》：Mitigation of substrate miscut angle contradiction for monolithic SiC/GaN integration via optimized AlGaN/GaN HEMT epitaxy on 4H-SiC substrates
编辑推荐：
•针对切角为4°的4H-SiC衬底，优化了MOCVD外延工艺用于生长AlGaN/GaN高电子迁移率晶体管（HEMTs），突破了SiC/GaN单片集成中的切角问题。•通过调节生长压力和V/III比例，可以控制2D/3D生长模式，实现表面光滑度和晶体质量之间的最佳平衡。•采用原子力显
- •
针对切角为4°的4H-SiC衬底，优化了MOCVD外延工艺用于生长AlGaN/GaN高电子迁移率晶体管（HEMTs），突破了SiC/GaN单片集成中的切角问题。
- •
通过调节生长压力和V/III比例，可以控制2D/3D生长模式，实现表面光滑度和晶体质量之间的最佳平衡。
- •
采用原子力显微镜（AFM）、X射线衍射（XRD）、透射电子显微镜（TEM）、光致发光（PL）映射和霍尔效应测量等方法对材料及电学特性进行了系统分析。
- •
在切角为4°的4H-SiC衬底上实现了创纪录的低片电阻值452 Ω/sq，优于同类衬底上所有已报道的先进结果。
引言
第三代半导体材料，以氮化镓（GaN）和碳化硅（SiC）为代表，具有宽禁带、高的临界电场强度以及优异的热导率等优异材料特性，使其成为高功率和高频电子应用的理想选择[1]。得益于这些优势，GaN和SiC器件能够在高压、高温和高开关频率的极端条件下可靠运行，其功率转换效率和功率密度远超硅基器件的理论极限[2][3][4]。
基于GaN的高电子迁移率晶体管（HEMTs）是GaN功率电子学中成熟且应用广泛的架构[5]。其主要优势在于极化的二维电子气（2DEG），无需额外掺杂即可提供高载流子浓度和迁移率，从而实现极低的通道电阻[6]。结合低端子电容，这使得GaN HEMTs具备无与伦比的高频性能和超快开关能力，在射频（RF）功率放大器和高效率功率转换器中占据主导地位[7][8]。然而，其传统的横向结构存在一个根本性限制：提高击穿电压需要更大的栅极-漏极间距，这会扩大芯片面积并增加寄生电阻，从而影响超高压应用的成本效益[9]。此外，GaN HEMTs的雪崩鲁棒性不足，在高压条件下非均匀的雪崩电流分布容易导致局部热失控，威胁长期运行可靠性[10][11][12]。
相比之下，以碳化硅金属-氧化物-半导体场效应晶体管（MOSFETs）和肖特基势垒二极管（SBDs）为代表的SiC器件在高压和高功率应用中表现出明显优势。得益于极高的临界击穿电场强度和优异的热导率[13][14]，SiC器件能在更高的电压和温度下稳定工作[15]。与横向结构的GaN HEMTs不同，SiC器件通常采用垂直电流传输方式，可以在不显著扩展芯片面积的情况下实现高击穿电压[16]。然而，SiC功率器件仍面临一些难以克服的性能瓶颈，限制了其进一步优化和应用。最关键的问题是商业SiC MOSFETs的通道电子迁移率极低，通常仅约为10–40 cm2/V·s[17][18]。这种低迁移率的根本原因是SiO?/SiC界面在热氧化过程中产生了大量的界面态（D?）[19]，严重限制了通道区域的电流驱动能力[20]。低通道电子迁移率最终导致SiC器件的特定导通电阻显著增加，尤其是在中低电压的高频应用中，GaN HEMTs具有明显的竞争优势[21][22][23][24][25]。
鉴于这两种材料的互补优势，将GaN HEMTs与SiC功率器件进行单片集成已成为下一代功率电子系统的变革性途径。这种混合集成策略可以充分利用GaN的超高频通道迁移率实现高速切换，同时发挥SiC的高压能力和热管理性能，从而突破单一材料器件的性能极限[21][22][23][24][25]。这种集成方案的核心前提是在SiC外延晶圆上实现高质量的AlGaN/GaN HEMT异质外延。然而，这一过程面临着长期以来存在的衬底切角问题。商业SiC外延晶圆普遍采用切角为4°的衬底，以实现高质量4H多型结构的生长并抑制3C杂质的形成[26][27]，但这些衬底上的密集原子台阶会在GaN异质外延过程中引发严重的台阶堆积，降低表面质量、增加缺陷密度并恶化2DEG的传输特性[28]。因此，先进的商业GaN-on-SiC异质结构大多采用轴向的4H-SiC衬底，这种衬底通过宽而平坦的台阶消除了台阶堆积的风险。然而，轴向4H-SiC衬底在进行SiC同质外延时无法支持稳定的4H多型生长，容易形成寄生3C杂质，严重影响SiC功率器件的电性能。这种最佳衬底要求之间的根本不匹配已成为SiC/GaN单片集成的核心瓶颈。
为了解决这一挑战，人们付出了大量努力。一种代表性的策略是针对切角为4°的4H-SiC衬底采用“台阶解堆叠”技术，可以有效降低台阶高度并减少表面粗糙度[29]，但需要复杂的附加工艺和精确的现场控制，从而增加制造成本。另一种广泛采用的方法是在切角为4°的SiC衬底上进行GaN生长时进行应变工程调控，以减轻台阶堆积[30]，但往往会引入额外的错配位错和微裂纹，降低晶体质量和长期可靠性。因此，迫切需要一种简单、可扩展且符合行业标准的外延技术，能够在切角为4°的4H-SiC衬底上生长高质量的GaN HEMTs，同时保持与SiC同质外延的兼容性。
在这项工作中，我们开发了一种优化的金属-有机化学气相沉积（MOCVD）外延工艺，用于在切角为4°的4H-SiC衬底上生长AlGaN/AlN/GaN HEMT异质结构，以解决上述切角问题。通过逐步优化工艺参数，我们确定了三个关键控制因素：低生长压力用于非故意掺杂的（UID）GaN缓冲层，高V/III比例用于AlGaN势垒层，以及低V/III比例用于AlN间隔层，这些参数共同实现了光滑的外延表面和高性能的2DEG通道。在切角为4°的SiC衬底上生长的优化异质结构表现出0.96 nm的表面粗糙度（R_a）和452 Ω/sq的片电阻。当将该工艺转移到适合高质量SiC同质外延的2°切角衬底上时，同样可以获得超光滑的表面以及优异的成分和电学均匀性。这项工作不仅解决了切角衬底上的台阶堆积问题，还为解决SiC/GaN单片集成中的衬底切角问题提供了可行的方法。
章节摘要
实验
AlGaN/AlN/GaN HEMT异质结构是通过MOCVD技术在350μm厚的切角为4°的4H-SiC衬底上生长的。如图1(a)所示，基线外延层包括100 nm的AlN成核层、1.6μm厚的UID-GaN缓冲层、250 nm厚的GaN通道层、1 nm厚的AlN间隔层和20 nm厚的AlGaN势垒层。所有样品的AlGaN势垒层中Al的摩尔分数通过光致发光（PL）测量控制在约0.22。采用严格的单一变量控制策略...
UID-GaN缓冲层的生长条件
UID-GaN缓冲层是4H-SiC衬底上AlGaN/GaN HEMT异质外延的核心基础结构。它不仅决定了上层外延层的表面形态和生长模式，还充当关键的缺陷过滤层，有效抑制了来自SiC衬底的穿透位错（TDs）的传播，从而直接影响晶体的质量、界面2DEG的传输特性以及最终器件的可靠性...
总结
在这项工作中，我们系统地研究和优化了在切角为4°的4H-SiC衬底上生长AlGaN/GaN高电子迁移率晶体管（HEMT）异质结构的外延工艺，旨在解决SiC同质外延和GaN异质外延在单片集成中的长期矛盾。通过逐步优化，我们确定了三个关键控制参数：低生长压力用于非故意掺杂的（UID）GaN缓冲层...
CRediT作者贡献声明
Jiajie Pan：撰写 - 审稿与编辑、初稿撰写、形式分析、数据整理。Hao Ying：验证、资源管理、方法论、数据整理。Baohua Tan：初稿撰写、监督、研究、数据整理。Yiyuan Sun：方法论、研究、形式分析、概念设计。Hao Dong：验证、监督、方法论、研究。Xiaoming Ge：软件实现、研究、形式分析、概念设计。Xiaoyu Xia：软件实现、方法论、形式分析...
利益冲突声明
作者声明他们没有已知的可能会影响本文研究结果的财务利益或个人关系。
Jiajie Pan|Hao Ying|Baohua Tan|Yiyuan Sun|Hao Dong|Xiaoming Ge|Xiaoyu Xia|Xinchi Ke|Shuangzan Lu|Shili Xiang|Hong Yin|Jun Liu
