《Integration》：BinRoute: A manhattan-path-based placement and routing algorithm for quantum-dot cellular automata circuits
编辑推荐：
•基于曼哈顿距离的二元决策模型被用于替代布线启发式算法，实现了平均 2500 倍的加速。•提出了一种 3×3 标准单元，与传统的 5×5 标准单元相比，其占用面积显著减小。•采用分层布局策略，为大规模电路提供了增强的可扩展性。引言CMOS 技术的缩放导致功率密度增加和互连足迹
- •
基于曼哈顿距离的二元决策模型被用于替代布线启发式算法，实现了平均 2500 倍的加速。
- •
提出了一种 3×3 标准单元，与传统的 5×5 标准单元相比，其占用面积显著减小。
- •
采用分层布局策略，为大规模电路提供了增强的可扩展性。
引言
CMOS 技术的缩放导致功率密度增加和互连足迹增长，这反过来加剧了信号传播延迟、漏电流和寄生效应。量子点单元自动机 (QCA) [1] 因其高集成密度、高运行速度和低功耗 [2] 而被视为有前景的后 CMOS 计算范式。迄今为止，几种简单的 QCA 电路已在实验室环境中得到演示，而更复杂的设计如存储器 [3], [4] 和算术单元 [5], [6]，已通过理论设计和仿真提出并验证。
随着电路复杂度的持续增长，QCA 对设计自动化的需求变得日益关键，从而推动了关于 QCA 电路自动布局与布线 (P&R) [7], [8], [9] 的广泛研究。
为解决这些挑战，本文提出了一种用于 QCA 电路的布局与布线算法。在布线阶段，曼哈顿距离被用作成本指标，传统的路径搜索过程被重新表述为二元 (0/1) 决策模型，从而实现比传统基于启发式的方法 [10], [11], [12] 更快的布线。基于所提出的二元决策模型，我们进一步开发了一种兼容的分层布局算法。该方法采用逐层处理机制，以降低大规模布局与布线的计算复杂度。
本文的主要贡献总结如下：
- 1.
提出了一种分层 P&R 框架，将交互限制在相邻层之间，提高了大型 QCA 电路的可扩展性。
- 2.
引入了一种基于曼哈顿度量的二元 (0/1) 决策布线模型，用低复杂度决策模型替代启发式路径搜索（例如 A* 算法），从而显著减少布线运行时间。
- 3.
同时支持传统的 5 × 5 标准单元 [13] 和一种新型 3 × 3 标准单元，从而实现减少布局面积。
章节摘要
逻辑门
一个 QCA 单元作为基本计算元件，包含两个可移动电子，由于库仑斥力占据对角位置，产生两种稳定的极化状态，分别映射到逻辑"1"和"0"。QCA 逻辑门由几个单元组成。相邻单元倾向于对齐在同一极化状态，而位于对角的两个单元倾向于表现出相反的极化状态。通过适当排列这些单元的空间配置，可以形成具有不同功能的逻辑门
二元 (0/1) 布线模型
布线路径规划任务可以表述为在给定的布局中查找两个坐标之间的连续路径。启发式搜索方法被广泛使用，其中节点扩展由最小化 f = g+h 引导，即从源 (g) 的累积成本加上到目标 (h) 的估计成本 [18]。然而，A* 算法对于大型电路的可扩展性较差。每次扩展都需要评估相邻节点，增加了单条路径的复杂度。随着网表数量和平均路径长度
单元级映射
在 QCA 电路中，多数门——逻辑计算的基本构建块——可以在紧凑的 3 × 3 单元阵列内实现，展示了密集和面积高效逻辑设计的内在潜力。
然而，当采用传统的基于 A 的布线算法进行互连综合时，布线过程往往通过允许单个时钟瓦片容纳多根导线和几个交叉点来优先考虑提高布线成功率。这种设计选择源于
对比
本节进行了大量实验以定量评估所提出的算法。实验中使用的基准电路取自 MNT Bench [19]。评估指标主要包括布局面积和运行效率。所有实验均在一台配备 Intel Core i3-12100 (3.3 GHZ) 处理器和 8 GB 主内存的工作站上完成。
为了验证所提出方法的有效性，我们主要将其与两个代表性的最先进的
结论
随着 QCA 电路设计的复杂度和规模不断增加，对成熟设计自动化工具——特别是电子设计自动化 (EDA) 框架——的需求变得日益迫切。为了满足这一需求，本文提出了一种专门针对大规模 QCA 电路的分层布局与布线算法。所提出的方法利用曼哈顿距离度量，将传统的路径搜索过程转化为轻量级的二元 (0/1)
竞争利益声明
作者声明，他们没有任何已知的竞争财务利益或个人关系，这些可能会影响本文报告的工作。
王向涵 | 高嘉辰 | 李阳帅 | 谢光军
