一款单事件瞬态保护型LDO(无输出电容),具有低开销和出色的瞬态响应性能

《Microelectronics Reliability》:A single event transient hardened output-capacitorless LDO with low overhead and transient enhancement

【字体: 大 中 小 】 时间:2026年09月01日 来源:Microelectronics Reliability 2.5

编辑推荐:

  •提出了两种加固电路,以提高CL-LDO的抗SET能力。•提出的RHBD电路2展示了SET抑制效果并改善了瞬态特性。•与已报道的电路相比,所提出的电路具有更低的设计复杂性。引言无输出电容的LDO(CL-LDO)因其出色的电源抑制特性而备受关注,使其特别适合系统级芯片应用[1],[

  
  • •
    提出了两种加固电路,以提高CL-LDO的抗SET能力。
  • •
    提出的RHBD电路2展示了SET抑制效果并改善了瞬态特性。
  • •
    与已报道的电路相比,所提出的电路具有更低的设计复杂性。

引言

无输出电容的LDO(CL-LDO)因其出色的电源抑制特性而备受关注,使其特别适合系统级芯片应用[1],[2]。然而,当高能粒子击中LDO电路(敏感区域或敏感节点)时,会在穿透路径上产生电子-空穴对。由于p-n结中的固有电场有助于电荷收集,从而引发单事件瞬变(SET)[3],[4]。这种SET会传播到输出端,严重影响LDO的性能和功能[5]。因此,迫切需要提高CL-LDO的抗SET能力,以确保其在辐射环境中的可靠性。
已经提出了不同的电路级加固策略来抵御LDO中的SET现象,主要包括RC滤波技术[6]、对称多路径分割(SMPS)技术[7]和电流补偿技术[8]。(1) RC滤波技术旨在在敏感节点处加入RC网络。这样可以滤除产生的SET脉冲,从而减少输出节点电压的波动。例如,Duan等人[6]已经证明,在内置RC滤波器的LDO中可以实现良好的SET抑制效果。然而,值得注意的是,加入RC网络会在主反馈环路中引入额外的极点,显著降低单位增益带宽(UGB),并可能引起环路不稳定;(2) SMPS技术将单个信号路径策略性地分解为N(通常N = 2至8个)个具有时间延迟的并行子路径,通过时间延迟平均来减少SET幅度。例如,Chen等人在LDO中实现了SMPS结构,使得模拟SET幅度降低了80.8%。然而,这种技术仅针对与运算放大器尾电流相关的部分敏感节点有效,不适用于其他类型的LDO;(3) 在输出端引入额外的补偿MOSFET来提供电荷补偿。例如,Wang等人在LDO的输出级加入了补偿MOS晶体管,实现了对SET脉冲的良好抑制。但是,激活补偿模块会在主环路中引入持续的振荡,影响LDO电路的正常工作。因此,需要提出一种不会影响CL-LDO稳定性的通用SET加固电路。
所提出的加固电路不仅能够减轻SET脉冲,还能提升CL-LDO的瞬态性能。本工作的关键贡献总结如下:
(1) 提出了两种基于RHBD技术的加固电路,且不会在CL-LDO的环路中引入零极点对;
(2) 所提出的RHBD电路2具有双重功能:有效抑制SET同时改善CL-LDO的瞬态特性;
(3) 与现有的LDO加固电路相比,所提出的加固电路使用的电容器和晶体管数量更少,设计复杂性更低。
本文的结构如下:第2节介绍了所提出的CL-LDO的原理图及其小信号分析。第3节进行了SET敏感性分析并提出了一个加固电路。第4节讨论了布局后的仿真结果。最后,第5节总结了结论。

章节摘录

提出的CL-LDO电路

如图1(a)所示,提出了CL-LDO的原理图。增加了一个负载电容器(0–150 pF)来模拟Vout节点的电源线电容,该电路可以处理1–100 mA的负载电流范围。为了实现高单位增益带宽(UGB),在第一级放大器中加入了一个自适应偏置晶体管(P2)。当负载电流增加时,Vg的电压下降,自适应偏置晶体管P2为误差放大器提供额外的电流。

SET敏感性分析及提出的加固电路

CL-LDO主要由两级误差放大器、一个功率晶体管模块和一个反馈网络组成(如图1所示)。反馈网络中的电阻器对SET的敏感性通常可以忽略不计[9],[10]。通过SPICE仿真分析了LDO中每个模块的SET敏感性。如[6]中所分析的,MOS晶体管的漏极始终被认为是敏感区域。因此,采用了两种类型的双指数电流源

布局后结果与讨论

仿真采用了55纳米CMOS工艺,其特征为Vin=1.2V, Vout=1V, T = 27 °C,以及TT、FF和SS工艺角。需要注意的是,这些仿真结果是在布局后的结果。如图8所示,功率MOSFET、核心电路和误差放大器位于布局的中间区域。所提出的RHBD电路被上述模块所包围。

结论

总之,本文介绍了一种采用XCEA阶段和自适应偏置电路的无输出电容LDO(CL-LDO),以获得增强的UGB。然后,基于RHBD技术提出了两种加固电路。不同工艺角下的布局后仿真结果显示了出色的SET加固性能。与现有技术相比,所提出的RHBD电路具有更小的面积开销。此外,这些加固电路改善了瞬态性能

CRediT作者贡献声明

赵强:可视化。赵胜涛:概念化、方法论、写作——初稿、验证。彭春宇:指导。戴成虎:指导。徐瑶华:指导。李志刚:指导。朱明:指导。郝立凯:写作——审阅与编辑、方法论。林志婷:可视化。吴希龙:可视化。

利益冲突声明

作者声明他们没有已知的可能影响本文研究的财务利益或个人关系。

致谢

本工作部分得到了安徽省自然科学基金(项目编号2408085QF203)、安徽省大学协同创新计划(项目编号GXXT-2023-011、GXXT-2023-003、GXXT-2023-013)以及国家自然科学基金(项目编号62274001)的支持。
赵强|赵胜涛|彭春宇|戴成虎|徐瑶华|李志刚|朱明|郝立凯|林志婷|吴希龙
相关新闻
生物通微信公众号
微信
新浪微博
  • 搜索
  • 国际
  • 国内
  • 人物
  • 产业
  • 热点
  • 科普

热点排行

    今日动态 | 人才市场 | 新技术专栏 | 中国科学人 | 云展台 | BioHot | 云讲堂直播 | 会展中心 | 特价专栏 | 技术快讯 | 免费试用

    版权所有 生物通

    Copyright© eBiotrade.com, All Rights Reserved

    联系信箱:

    粤ICP备09063491号