由于其超低导通电阻和优越的开关动力学特性，碳化硅（SiC）金属 - 氧化物 - 半导体场效应晶体管（MOSFET）被广泛认为是电力系统中极具前景的器件，是替代传统硅（Si）绝缘栅双极型晶体管（IGBTs）的理想候选者 [[1], [2], [3]]。商用分立 SiC MOSFET 主要根据其栅结构分为两类：平面栅 MOSFET 和沟槽栅 MOSFET [4]。与平面器件相比，沟槽设计具有更低的比导通电阻（Ron,sp）和更高的单元密度 [5,6]。由于这些内在优势，SiC 沟槽 MOSFET 在电动汽车、可再生能源系统、工业自动化和航空航天工业等应用中变得越来越受欢迎。
目前，最常见的商用沟槽 SiC MOSFET 设计是非对称沟槽和双沟槽架构 [7,8]。特别是，非对称沟槽 MOSFET（ATMOS）在工艺简单和低成本方面具有优势。部分环绕沟槽栅的 P 型井保护栅氧化层免受沟槽底部和角落处高电场的影响。通过将最大氧化层电场（Eox-max）保持在 3 MV/cm 以下，确保了长期可靠性 [9]。此外，该结构的小米勒电容（Crss 或 CGD）改善了开关控制并减少了动态损耗。然而，传统 ATMOS 由于屏蔽 P 型井牺牲了单元中的一条导电路径，这可能导致正向导通期间较高的 Ron,sp。
除了这种正向导通限制外，其第三象限导通行为仍然是另一个关键问题。SiC MOSFET 已被广泛应用于三相逆变器等电力电子系统中，这些系统通常需要第三象限操作来进行续流电流导通。在传统 ATMOS 中，通常使用固有体二极管作为续流路径。然而，主要缺点是 SiC 的宽禁带导致的高反向导通电压（Vcut-in），这限制了转换器效率 [10]。此外，SiC 器件中的双极性退化是一个严重的可靠性隐患，导致性能和长期稳定性的逐渐下降 [11,12]。
为了解决第三象限导通问题，人们投入大量精力开发新的 SiC MOSFET 结构。早期的方法采用外部肖特基势垒二极管（SBD）为反向电流提供续流路径 [13]。然而，这种解决方案不可避免地引入了额外的寄生电感和电容。为了克服这些限制，单片集成 SBD 或结势垒肖特基（JBS）结构已被纳入 SiC MOSFET 中 [[14], [15], [16], [17]]。尽管这些设计改善了反向导通，但肖特基接触的存在可能导致高温下的大漏电流（IBL），从而限制了高温可靠性 [18]。随后提出了异质结二极管集成 SiC MOSFET，以减少反向导通损耗同时抑制漏电流 [19,20]。然而，异质结接触的制造仍然具有技术挑战性。
另一种改善第三象限性能的有前景策略是集成 MOS 通道二极管（MCD）。通过调节通道势垒，MCD 可以降低 Vcut-in 并抑制体二极管导通 [[21], [22], [23]]。然而，低 MCD 势垒通常需要相对较薄的栅氧化层。因此，在反向阻断条件下，MCD 区域容易过早击穿，这会降低阻断能力并损害器件可靠性 [24]。相比之下，结型场效应晶体管（JFET）作为一种单极导通结构，也可以为 SiC MOSFET 中的第三象限电流提供续流路径 [25]。更重要的是，JFET 导电路径不依赖栅氧化层，从而避免了与不良 SiC/SiO2 界面质量相关的可靠性问题。
最近报道的具有额外集成导通通道的 ATMOS 设计主要集中在反向导通改进上，而综合性能提升，特别是正向导通电阻的降低，受到的关注较少。在本文中，提出了一种新型 SiC ATMOS，其具有集成的常关型结型场效应晶体管（JFET）和双正向导通通道（V-Ch 和 L-Ch），被称为 IJDC-ATMOS，并通过数值仿真分析了其性能。双导通路径 V-Ch 和 L-Ch 分别由垂直沟槽 MOS 通道和底部横向 MOS 通道形成。这些通道在正向导通期间提供并联电子路径，从而降低器件的 Ron,sp。此外，该结构改善了开关过程中的静电屏蔽，降低了栅极 - 漏极电荷（QGD）和整体开关损耗。JFET 通道结构集成在主双 MOS 通道的对面，远离沟槽栅。源金属延伸至底部 P 型井并与表面 P+ 区域接触，作为 JFET 栅极，改善了对 JFET 通道的控制。在第三象限操作期间，JFET 通道在低反向源漏电压（VSD）下实现单极导通，有效地使体二极管失活并消除双极性退化问题，而不影响其他器件性能。这种协同集成的 L-Ch/JFET 通道设计实现了对正向导通、反向恢复和开关性能的更全面优化。
