真空退火对硅衬底上共溅射制备的(Sn, Al)掺杂Ga?O?场效应晶体管的影响研究

《Materials Science in Semiconductor Processing》：A study on effects of vacuum annealing on silicon-supported (Sn, Al)-doped Ga 2O 3 FETs as fabricated by co-sputtering

　　通过共溅射技术制备了(Sn, Al)掺杂的Ga?O?场效应晶体管（FETs），该方法具有与硅技术高度兼容、可实现晶圆级制备、生产快速且成本低廉等优势。沉积态纯Ga?O?薄膜的电导可通过Sn掺杂剂得到增强，而引入Al掺杂剂可抑制关态电流，从而保持其宽禁带特性。此外，还采用了在不同温度下高达800 °C的沉积后真空退火处理以提升器件性能。重要的是，随着退火温度逐渐升高至800 °C，(Sn, Al)掺杂Ga?O?薄膜的表面变得越来越平滑，实现了低至0.27 nm的均方根粗糙度。与此同时，退火处理大幅减少了与氧相关的缺陷，从而改善了薄膜的氧化状态。特别是，完全氧化态掺杂剂Sn??的含量显著提高，表明Sn掺杂剂得到了有效激活。因此，采用800 °C退火的(Sn, Al)掺杂Ga?O?沟道的FET展现出优异的电气特性，其开启态电流高达3.9 mA/mm，开关比超过10?。此外，该器件还表现出稳健的高压耐受能力，在持续100 V偏压应力下稳定运行1小时，击穿电压达到464 V，这可归因于薄膜质量的改善以及禁带宽度扩展至4.9 eV。本研究被认为引入了一种与硅兼容、成本效益高的Ga?O?器件制备方案，可实现晶圆级加工和异质集成，从而为下一代功率纳米电子学提供了一种可扩展的解决方案。超宽禁带（UWBG）半导体已成为功率器件、抗极端环境应用和深紫外光探测器领域研究的热点[[1], [2], [3]]。其中，氧化镓（Ga?O?）凭借其高达4.9 eV的禁带宽度、较大的击穿场强、适中的载流子迁移率、高巴里加优值以及卓越的稳定性，在众多超宽禁带半导体中脱颖而出，被认为极具前景[1,4,5]。因此，大量研究关注于探索Ga?O?在各类电子领域的应用潜力。尽管Ga?O?具有显著的特性，但仍有必要进一步提升其电学性能，以满足先进电子应用日益增长的需求。掺杂已被公认为一种有效调控半导体电学性能的方法。特别是，将锡（Sn）和铝（Al）掺入Ga?O?中，分别展现出调控其电导率和禁带宽度的巨大潜力[[6], [7], [8], [9], [10], [11]]。Sn掺杂可提高电子浓度，从而促进n型Ga?O?的电导[7,12,13]。同时，Al掺杂可通过形成铝-氧键来拓宽Ga?O?的禁带宽度[[9], [10], [11]]。目前，关于(Sn, Al)共掺杂Ga?O?的研究报道较少，且大多数关于Ga?O?的研究主要基于同质外延基底，这限制了其在晶圆级、硅兼容和异质集成方面的应用[4]。因此，亟需开发具有更优掺杂控制能力、多基底兼容性和灵活性的制备技术。磁控溅射是一种物理气相沉积（PVD）技术，是一种可控制的原子级薄膜沉积技术，能够通过多靶材共溅射工艺实现灵活的掺杂控制。此外，其室温制备过程可防止掺杂元素在沉积过程中挥发，确保掺杂剂按照预期均匀掺入目标半导体中。而且，该方法还具有与硅基工艺兼容、可实现晶圆级制备以及成本低廉等优势，促进了Ga?O?等超宽禁带半导体在多样化及工业应用中的发展。在本研究中，开发了一种硅兼容的三靶材共溅射方法，用于制备(Sn, Al)掺杂Ga?O?薄膜，利用了互补掺杂策略，其中Sn增强电导率，Al则保持超宽禁带以抑制关态泄漏电流。采用400、600和800 °C的沉积后真空退火处理来激活掺杂剂、钝化本征缺陷并改善薄膜质量。全面研究了热预算与材料特性之间的关联，包括表面形貌、化学化学计量比、掺杂剂激活状态和禁带工程，以阐明其潜在的物理机制。最终，优化后的场效应晶体管展现出显著提升的载流子迁移率、开关比和高电压耐受能力，凸显了这种低成本、晶圆级制备路线在下一代功率电子和异质集成方面的潜力。采用电阻率为0.001–0.005 Ω cm的重掺杂p型15 mm × 15 mm Si衬底作为栅电极，其表面覆盖有285 nm厚的热生长SiO?作为栅介质。SiO?/Si衬底依次在丙酮、乙醇和去离子水中超声波清洗15 min。(Sn, Al)掺杂Ga?O?薄膜通过共溅射沉积在SiO?/Si衬底上：Ga?O?靶材采用100 W射频功率，Sn靶材采用15 W直流功率，Al靶材……根据AFM测量结果，图2a展示了(Sn, Al)掺杂Ga?O?薄膜的表面粗糙度均方根（RMS）值。未退火的沉积态薄膜表现出明显最高的RMS表面粗糙度（0.70 nm），这源于三靶材共溅射过程中严重的离子轰击效应。幸运的是，经过退火处理后，RMS值从0.70 nm（未退火）降至0.27 nm（800 °C退火），如图2b所示。本研究在SiO?栅介质上通过室温共溅射制备了(Sn, Al)掺杂的Ga?O? FETs，具有与硅CMOS高度兼容、可实现晶圆级制备、生产快速且成本低廉等优势。器件性能通过沉积后真空退火得到显著提升，这可归因于以下协同机制：(i) Sn掺杂剂激活增强，表现为Sn??比例从28.0%大幅提高至……Zi Chun Liu：撰写—审阅与编辑，撰写—初稿，方法学，研究。Qing Yao Mao：撰写—审阅与编辑，方法学，研究。Yu Hang Zheng：研究。De Dai：研究。Shu Ming Qi：研究。Yang Hui Xia：研究。Yu Meng Wang：研究。Ming Yu Zhang：研究。Xi Ran Li：研究。Hui Xia Yang：资源。Na Liu：资源。Yuan Xiao Ma：撰写—审阅与编辑，资源，项目管理，资金作者声明，他们不存在任何已知的可能影响本文所报告工作的竞争性经济利益关系或个人关系。本研究得到了国家重点研发计划（编号：2023YFB3611700）和国家自然科学基金（编号：12304205）的支持。Zi Chun Liu|Qing Yao Mao|Yu Hang Zheng|De Dai|Shu Ming Qi|Yang Hui Xia|Yu Meng Wang|Ming Yu Zhang|Xi Ran Li|Hui Xia Yang|Na Liu|Yuan Xiao Ma|Ye Liang Wang北京理工大学集成电路与电子学院，北京，100081，中国