基于仿真的研究中子辐照下180 nm CMOS单光子雪崩二极管后脉冲对STI保护环间距的依赖关系

《Applied Radiation and Isotopes》：Simulation-based Study of Afterpulsing Dependence on STI Guard Ring Separation in 180 nm CMOS SPADs Subjected to Neutron Irradiation

　　

• •
  本工作定量分析了浅沟槽隔离（STI）保护环间距（9–8–7–6–5μm）对180nm CMOS单光子雪崩二极管（SPAD）中后脉冲的影响。
• •
  SPAD经受4.29×10¹⁰ n/cm²的中子辐照。
• •
  后脉冲概率使用基于TCAD输入的解析模型进行计算。
• •
  减小保护环间距可降低C_j和雪崩电荷，从而在辐照前单调降低后脉冲（从9μm时的2.3%降至5μm时的0.6%）。
• •
  辐照后，所有几何构型中的后脉冲概率均增加了约30%。
• •
  这些结果表明保护环间距是实现电容驱动缓解策略的关键几何杠杆，同时揭示了后脉冲概率、光子探测效率和暗计数率之间的权衡关系，也为抗辐照SPAD的布局设计提供了指导。

引言

单光子雪崩二极管（SPAD）在量子通信、激光雷达和生物医学成像等应用中实现了单光子灵敏度和皮秒级定时[1]。然而，其性能受到后脉冲的限制——后脉冲是由先前雪崩事件中俘获的载流子延迟释放所引发的次级雪崩——这降低了信号完整性并限制了最大计数率[2]。辐照环境进一步恶化了后脉冲问题。中子诱导的位移损伤引入了充当高效俘获中心的深能级缺陷，既提高了暗计数活动，也增加了陷阱辅助雪崩的概率[3]、[4]。尽管SPAD的抗辐照策略已被广泛研究[5]、[6]、[7]、[8]、[9]、[10]，但器件几何结构作为可控制的杠杆在辐照前后抑制后脉冲中的作用仍未得到充分探索。

保护环工程直接影响结的静电特性。特别是，有源区域与浅沟槽隔离（STI）之间的间距影响耗尽层形状和结电容C_j，进而决定雪崩释放的电荷Q = C_jV_ex以及每次事件中已填充陷阱的数量[11]。先前的工作已考察了不同布局下的辐照响应[5]，但缺乏跨多种几何构型、在辐照前后对STI保护环间距与后脉冲之间关系的系统评估。后脉冲物理受体损伤和辐照产生的陷阱密度影响[11]、[12]。因此，在研究后脉冲行为时，主要因素是位移损伤而非电离剂量对氧化物和界面电荷的影响。

本工作系统研究了STI保护环间距分别为9、8、7、6和5 μm的180 nm CMOS SPAD中的后脉冲，在4.29×10¹⁰ n/cm²的中子辐照前后进行评估。采用统一的解析俘获/脱俘框架[12]，利用TCAD提取的C_j和陷阱特性，计算固定过压V_ex下的时变后脉冲密度p_a(t)和积分后脉冲。在非几何参数上，所有保护环间距扫描均保持一致，以隔离保护环间距的影响。本研究完全基于仿真：器件结构在Silvaco Victory Device中求解，后脉冲模型解析评估，未使用任何内部测量数据进行标定。后脉冲与前一次雪崩事件相关联，而非在时间上随机分布，因此在量子密钥分发中会扭曲探测光子统计，并可能导致安全密钥率被高估[13]、[14]，这一效应还降低了测量设备无关协议的效率[15]。因此，后脉冲限制了实用探测器的可用门控率，最佳门控器件在2.5 GHz下仍达到1.4%的后脉冲[16]。在系统层面，近期高速量子密钥分发演示通过联合优化探测效率、后脉冲、死时间和计数率，实现了2.5 GHz的运作[17]，因此本文研究保护环间距只是更广泛设计权衡中的一个参数，而非需要单独最小化的量。

我们有三个主要发现。第一，我们展示了保护环间距与后脉冲之间的明确关联，这种关联由C_j和Q = C_jV_ex所描述的电容驱动。第二，研究表明减小该间距可降低辐照前的后脉冲，并且这一优势在辐照后仍然成立。第三，我们为设计抗辐照SPAD提供了设计建议，将保护环间距识别为降低后脉冲的关键工具。降低SPAD中的结电容（C_j）可实现更快的响应、更好的定时精度和更低的雪崩电荷，同时也降低了后脉冲和功耗[18]。然而，在本布局家族中，降低C_j是通过缩小有源区域实现的，因此以牺牲光子收集面积和降低几何收集效率为代价，同时带来阵列中填充因子的降低、对寄生参数和噪声的敏感性增加，以及可能面临机械应力和ESD脆弱性的问题[19]。仅凭结电容并不能决定光子探测概率：完整的PDP计算需要考虑光吸收、载流子向倍增区的输运以及雪崩触发建模，这些超出了本文的范围。较小的电容通常通过减小有源区域来实现，这会限制光子吸收，并可能由于边缘和表面效应的突出而提高单位面积的暗计数率。因此，SPAD微型化必须在速度和信号完整性的优势与探测效率和器件稳健性的损失之间取得平衡[20]。

本文的组织结构如下：第2节描述器件结构和TCAD设置。第3节详述后脉冲模型和参数提取。第4节报告五种间距在辐照前后的结果。第5节总结关键发现和设计启示。

章节摘要

用于建模和仿真的SPAD结构

本研究考虑的SPAD器件基于180 nm高压CMOS SPAD，采用典型的p+/n阱结配置，类似于先前工作中描述的结构[21]。图1展示了所模拟SPAD的截面表示，其中包含了与其电学行为和辐照响应相关的关键结构特征。器件的核心部分由嵌入深n阱（DNW）中的重掺杂p+区域组成，形成主结。

后脉冲建模框架

SPAD中的后脉冲由耗尽区内深能级陷阱对载流子的俘获和延迟释放所支配。这些载流子在释放后可能触发后续雪崩，产生虚假计数。在本工作中，采用解析俘获/脱俘模型来评估所有研究对象SPAD的后脉冲行为。相同的建模方法适用于所有具有不同STI保护环间距的SPAD。它们之间的唯一区别

结果与讨论

在固定过压V_ex = 3.5 V下，计算了五种STI保护环间距的后脉冲特性。第3节中的解析框架采用TCAD提取的结电容C_j(s)进行开发，非几何参数保持一致以隔离间距对雪崩电荷和陷阱填充的影响。

图2(a)展示了公式(3)中后脉冲概率密度pa(t;s)（单位：%μs^-1）随时间变化的曲线，涵盖所有间距在辐照前后的情况。

结论

本工作分析了STI保护环间距对180 nm CMOS SPAD中后脉冲的影响，涵盖中子辐照前后。使用由结电容C_j驱动的统一框架，结果表明减小间距在辐照前和辐照后的状态下均能一致降低累积后脉冲概率P_AP。辐照通过增加陷阱数量引入普遍的倍增增加，但较低C_j的几何优势得以保留且

CRediT作者贡献声明

Mohammad Azim Karami：写作 – 审阅与编辑、可视化、验证、监督、软件、资源、方法论、调查研究、形式分析、数据管理、概念构思。Ali Zarei：写作 – 初稿、可视化、验证、软件、方法论、调查研究、形式分析、数据管理、概念构思。

利益冲突声明

作者声明不存在已知的竞争性经济利益或个人关系可能影响本文所报告工作的情况。

数据可用性

数据可向作者索取。

资金支持

作者声明在准备本手稿期间未获得任何资金、拨款或其他支持。

利益冲突声明

作者声明不存在已知的竞争性经济利益或个人关系可能影响本文所报告工作的情况。

Ali Zarei|Mohammad Azim Karami