高速数模转换器（DAC）设计的原理与实践：从转换基础到布局感知实现

《IEEE Solid-State Circuits Magazine》：Principles and Practices of High-Speed DAC Design: From Conversion Fundamentals to Layout-Aware Implementation

　　**摘要：**高速数模转换器（DAC）如今已成为直变频射频发射机、有线链路、频率综合器、仪器仪表、量子计算机以及众多其他高带宽需求的混合信号系统中的核心器件。在实际应用中，现代DAC的可用性能由线性度、噪声、带宽、输出功率、功耗与面积效率以及电路复杂度（即设计时间）之间多维度的权衡所决定。本文从系统到版图的全视角出发，阐述高速DAC设计的方法论。文章首先回顾DAC的基本原理，随后综述主要的架构选择方案，包括编码策略、电压输出与电流输出实现方式、奈奎斯特采样与过采样运行、混合架构以及时间交织技术。接着，文章讨论了高速电流舵DAC中占主导地位的动态失真机制，重点强调幅度失配、时间偏斜、开关毛刺以及依赖于编码的输出阻抗问题。最后，文章说明了数字预失真（DPD）、动态元素匹配（DEM）以及版图感知实现技术如何在扩展带宽、保持频谱性能的同时放宽对模拟电路的要求。本文旨在提供一个易于理解且全面的设计框架，阐明性能在何处获得、在何处损失，以及在实际高速DAC中架构、电路、数字与版图技术应如何协同优化。