一种具有位宽自适应时钟和精度-吞吐量优化的正数位-浮点混合浮点乘加单元

《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》：A Posit-FP-Mixed FMA With Bitwidth-Adaptive Clocking and Accuracy-Throughput Optimization

　　摘要：Posit数字系统通过采用非均匀的动态范围和精度，相较于传统IEEE-754浮点数（FP）数字系统在广泛指数范围内强加统一精度的做法，来提升小数指数值的十进制精度。然而，传统的纯FP或纯Posit数字系统存在计算效率低下和精度受限的问题：1）由于未使用的尾数位而产生的动态定时松弛（DTS）未被利用；2）精度受数据量级范围的影响。在本工作中，我们提出了：1）一种基于运行时位宽的自适应时钟方案，通过利用基于运行时尾数位宽的DTS来提高吞吐量；2）一种混合Posit-FP数字系统，支持面向精度和面向性能的混合数据格式。在40-nm测试芯片上的测量结果表明，所提出的基于位宽的自适应时钟方案在仅增加2.2%面积开销的情况下，实现了高达79.6%的吞吐量提升。此外，混合Posit-FP数字系统能够在10?3?到103?的宽数值量级范围内，始终维持最高吞吐量或最高精度。