用于2.5维集成电路无线互连的TSV-W技术

《IEEE Transactions on Very Large Scale Integration (VLSI) Systems》:TSV-W for 2.5-D IC Wireless Interconnects

【字体: 大 中 小 】 时间:2026年09月04日 来源:IEEE Transactions on Very Large Scale Integration (VLSI) Systems 3.2

编辑推荐:

  摘要:来自AMD/Xilinx的现场可编程门阵列(FPGA)越来越多地应用于地理位置分散且资源受限的环境中,在这些环境中,对目标硬件的物理访问并不现实,因此远程调试功能成为一项重要的工程需求。Xilinx Virtual Cable(XVC)协议提供了一种通过TCP/IP传输JT

  

摘要:

来自AMD/Xilinx的现场可编程门阵列(FPGA)越来越多地应用于地理位置分散且资源受限的环境中,在这些环境中,对目标硬件的物理访问并不现实,因此远程调试功能成为一项重要的工程需求。Xilinx Virtual Cable(XVC)协议提供了一种通过TCP/IP传输JTAG信号的成熟机制。然而,现有方法存在一个关键限制:它们要么需要在目标设备上运行Linux的嵌入式处理器,要么依赖专用的物理连接(如PCIe和PGP)。本文提出了一种适用于AMD/Xilinx FPGA系列的集成通用架构,通过标准的Wi-Fi TCP/IP网络传输JTAG信号,从而使Vivado硬件管理器能够远程编程、调试和监控远程FPGA。我们通过三个核心贡献实现了这一点:1)一种定制的JTAG分线电路板(PCB),该电路板通过内存映射的GPIO将Raspberry Pi 4B连接到目标FPGA的JTAG端口,支持1.8–3.3伏的JTAG电压等级,并实现了最高3.5 MHz的稳定TCK频率;2)一种C语言编写的XVC服务器,其中包含单连接互斥锁和优化的GPIO切换机制,相比USB电缆方案显著降低了JTAG的往返延迟;3)一种基于自定义触发器(FF)的集成逻辑分析仪(ILA),它用分布式触发器替换了块RAM(BRAM)的捕获存储,从而可以通过单个JTAG SHIFT-DR序列实现单周期波形读取。该架构已在四个AMD/Xilinx平台上得到验证,包括Nexys4(Artix-7)、Genesys2(Kintex-7)、ZCU106和ZCU102(Zynq UltraScale+),比特流调试时间分别为3.50 ± 0.18秒、12.42 ± 0.31秒、27.50 ± 0.52秒,以及40.10 ± 0.71秒,这表明无线传输的额外开销相对于有线USB-JTAG方案低于13%。
相关新闻
生物通微信公众号
微信
新浪微博
  • 搜索
  • 国际
  • 国内
  • 人物
  • 产业
  • 热点
  • 科普

热点排行

    今日动态 | 人才市场 | 新技术专栏 | 中国科学人 | 云展台 | BioHot | 云讲堂直播 | 会展中心 | 特价专栏 | 技术快讯 | 免费试用

    版权所有 生物通

    Copyright© eBiotrade.com, All Rights Reserved

    联系信箱:

    粤ICP备09063491号