摘要
数字集成电路的流片前可靠性分析依赖于故障注入活动，以表征单粒子翻转如何传播为不同的系统级结果。穷举门级注入成本高昂，而大多数基于学习的加速器将故障表现折叠为单一的二元标签，因此对可靠性诊断和后续分析的支持有限。我们提出了一种面向可靠性的缩减活动框架，用于预测固定电路/工作负载活动中被省略的触发器（FF）级案例的监控定义结果类型。对于每个电路，Cadence Xcelium 首先执行 SA0/SA1 筛选，当至少一种固定型故障极性产生监控到的故障时，保留该触发器。在生成的瞬态活动中，FeatureCoverage 利用结构属性和无故障活动统计来选择 FF-时间案例，而不读取它们的瞬态故障结果。随后，HSTGNN 结合同一无故障波形中的 60 周期 FF 逻辑值窗口、网表衍生的 FF-FF 拓扑和门路径属性以及模块层次结构，预测五种结果：C0 无错误、C1 结果错误、C2 异常错误、C3 超时错误和 C4 安全错误。在 I2C、SPI、FIFO 和 RISC-V 基准测试上，在 70% 的标注故障注入预算下（包括 60% 的训练案例和 10% 的验证案例），HSTGNN 在超过 38,000 个保留的 FF-时间案例上实现了 81.2% 至 99.0% 的宏 F1 分数。在所有评估的电路中，FeatureCoverage 在所有四种无标签分割策略上也获得了最高的宏 F1 分数。该框架预测了剩余的 30% 案例，同时保留了二元加速所丢弃的与可靠性相关的结果语义。证据仅限于活动内预测，旨在支持而非取代定量可靠性和诊断覆盖率分析。
