基于人工神经网络的双栅隧道场效应晶体管多参数优化

《Integration》：Multi-parameter optimization of Dual-Gate Tunnel Field-Effect Transistors using Artificial Neural Networks

　　

机器学习辅助框架利用TCAD数据预测和优化DG-TFET的特性。氧化层厚度、栅极长度、功函数和温度会影响DG-TFET的传输特性。利用关键统计指标对PR、DT、RFR、LGB和ANN模型进行了评估。ANN实现了约0.9988的R2值，显示出与TCAD结果的高度一致性。优化实现了99.55%的精度，用于低功耗器件中的ION/IOFF和RC延迟。

引言

TFET近年来因其能够实现超低亚阈值摆幅而备受关注，有助于其在下一代低功耗电子系统中的应用[1],[2],[3],[4]。CMOS技术因其成本低、效率高且功耗低而被广泛使用[5],[6],[7]。然而，将器件缩小至更小尺寸会带来一些挑战。器件尺寸的过度缩小会导致漏电流增加，从而降低系统效率[3],[8],[9]。此外，在正常操作条件下，传统CMOS器件的最小SS为60 mV/decade，这限制了其功耗[10],[11]。相比之下，TFET具有较低的漏电流、更好的开关特性和对短沟道效应更强的防护等优势。由于这些特性，TFET在需要能效的应用中非常有用，如反相器和算术逻辑单元[8],[9]。TFET中使用的架构可以轻松地适应现代CMOS制造技术，这有助于其集成到任何电路和系统配置中。

DG-TFET作为一种有效的低功耗器件，因其出色的静电特性和开关性能而被认为是未来半导体技术的有前景的器件结构。与传统单栅TFET不同，DG-TFET利用两个栅极来控制沟道，以实现有效的栅极调制和源-沟道结处的电场。因此，高效的BTBT隧穿得以发生，从而带来高导通电流、低关断电流和更好的开关性能[1],[2],[3],[4]。此外，双栅结构能够减少短沟道效应、提高隧穿效率并改善载流子传输[6],[7],[12]，使DG-TFET成为纳米尺度半导体器件应用的理想选择。DG-TFET的电学性能受到某些重要设计参数的显著影响，如栅极长度、氧化层厚度和栅极功函数，这些参数可以被优化以提高器件性能[8],[9],[13],[14]。由于这些特性，DG-TFET作为超低功耗集成电路、便携式电子、物联网、可穿戴设备、生物医学传感应用等未来半导体技术中有前景的候选者，受到了极大的关注[3],[15]。优化器件在于确定器件参数的最佳组合以获得最佳性能。通常，这涉及运行大量耗时的计算密集型模拟。这使得器件高效工作变得困难。此外，为新技术创建准确模型也是一个挑战，这使优化变得更加困难。但最近，研究人员发现机器学习可以在加速优化过程中发挥巨大作用。通过使用机器学习，我们可以使器件优化更快更高效，这是一个重大突破。这对于新兴技术尤为重要，因为传统建模方法可能无效。借助机器学习，我们可以开发更准确的模型并更快地优化器件，这可以带来性能的显著改善。总体而言，机器学习与器件优化的结合有望彻底改变我们设计开发新器件的方式。一种利用机器学习的紧凑建模方法已为先进的设计技术协同优化和路径探索活动而开发[16]。

在大多数之前的研究中，重点在于为具有确定几何结构的特定器件提出基于机器学习的模型。这些模型不能直接用于优化器件性能。因此，需要能够预测具有变化几何形状的器件的IDS-VGS和Cgg-VGS特性的基于机器学习的模型。这里提出了一个基于机器学习的框架，该框架有两个主要目标：器件建模和器件性能优化。在第一步中，使用输入器件定义参数预测IDS-VGS和Cgg-VGS特性。选择四个重要参数作为输入变量，对应于器件的栅极长度、氧化层厚度、功函数和温度。在下一步中，通过机器学习模型优化这些参数。对于直流性能，考虑开关电流比ION/IOFF，对于交流性能，考虑RC延迟[17]。

机器学习可以被视为处理半导体器件建模中复杂问题的有效方式。然而，为了获得准确的预测结果，必须提供足够的数据集[18]。对于场效应晶体管，特别是DG-TFET，器件的电学特性是非线性的，并涉及多个相互依赖的参数[19]。这些方面无法通过分析模型妥善处理。为了获得准确的基于机器学习的模型，需要足够的数据集，可以通过模拟和实验测量获得。虽然实验测量数据准确精确，但这是一个漫长且昂贵的过程[20]。另一方面，从模拟中获取足够的数据集在计算和时间上耗时。为了解决这个问题，提出了一种数据驱动的基于机器学习的建模框架来预测DG-TFET的电学参数。本研究使用了五种机器学习算法，包括多项式回归[21],[22]、决策树[23],[24]、随机森林回归[19]、Light Gradient Boosting回归[25],[26]和人工神经网络[27],[28]。选择这些算法是因为它们能够建模复杂的非线性关系以预测漏电流。我们的方法将模拟次数从数千次减少到数百次。借助基于机器学习的器件模型，我们分析了各种器件并确定器件参数的最优值，以获得大的ION/IOFF比并最小化RC延迟。预测通过TCAD模拟结果验证了直流和交流性能，平均精度为99.88%。由于基于机器学习的器件模型执行速度快，时间以毫秒计，且与TCAD结果的差异很小，可以分析更多设计候选者。

在我们之前的工作中[15],[29],[30],[31],[32],[33]，研究了各种TFET架构以提高低功耗和高速器件性能，使用TCAD模拟。基于DG-TFET的逻辑门如或门、与非门、与门和或非门得到了成功实现，具有增强的开关特性和高ION/IOFF比。在另一项研究中，提出了一种δ掺杂双间隔负电容TFET，以实现更陡的亚阈值摆幅[34],[35]、更高的导通电流和更好的能效，用于超低功耗应用。此外，分析了电掺杂SiGe源TFET以克服传统TFET的低导通电流限制，通过增强的BTBT实现。这些研究证明了开关行为、模拟/射频性能和器件可靠性的显著改善，适用于未来纳电子应用。除了逻辑和模拟应用外，类似的栅极工程多栅和双栅FET架构也已扩展到生物传感，包括用于DNA、生物分子和抗体免标记检测的介电调制和铁电辅助结构[36],[37],[38],[39],[40]。还研究了电荷捕获效应及其对低频噪声的影响，在纳米级L形TFET架构中提供了实际工作条件下器件可靠性的见解[41]。

器件详情和模拟模型

表1显示了DG-TFET器件模拟过程中使用的参数。模拟使用TCAD软件提供的ATLAS工具进行[42]。在模拟过程中使用非局域BTBT模型来准确计算隧穿电流，同时考虑能量带中的空间变化。BTBT模型广泛用于TFET器件的模拟过程中。研究发现BTBT模型与实验结果有很好的吻合。

机器学习模型

图2展示了所提出的基于机器学习的DG-TFET建模框架的工作流程。最初，使用TCAD模拟生成器件数据，获得不同器件参数组合下的IDS-VGS特性。收集的数据通过组织数据集、消除缺失或无效条目以及将其划分为训练集和测试集进行预处理。预处理之后，包括PR、DT、RFR、LGBR和ANN在内的多种机器学习模型使用数据进行训练。

TCAD方法

图3(a)说明了氧化层厚度对IDS-VGS特性的影响。观察到随着氧化层厚度增加，IDS减小。更薄的氧化层增强了栅极对沟道的控制，导致隧穿结处更强的电场。在所有研究的案例中，氧化层厚度为1 nm时产生的最大IDS。因此，这被认为是最佳选择，因为更厚的氧化层会降低静电耦合和隧穿概率。图3(b)描绘了栅极长度对

结论

本工作展示了一种基于机器学习方法在利用TCAD生成的数据集准确预测DG-TFET的IDS-VGS特性方面的有效性。系统分析了关键器件参数的影响，包括氧化层厚度、栅极长度、功函数和温度，以了解它们对器件性能的影响。在评估的模型中，多项式回归和决策树在捕捉非线性行为方面能力有限，而随机森林等集成模型...

作者贡献声明

Palaparthi Bhargav：概念化、TCAD模拟、机器学习建模、数据分析、撰写——原稿。Chitrakant Sahu：监督、验证、撰写——审阅与编辑。

利益冲突声明

作者声明，他们没有已知的竞争性经济利益或个人关系可能影响本文所报告的工作。

Palaparthi Bhargav从印度Gurajada的Jawaharlal Nehru技术大学获得学士学位。目前正在印度Raipur的Raipur国家技术大学攻读电子与通信工程硕士学位。他的研究兴趣包括微纳电子器件的建模、设计、模拟和优化，特别关注低功耗半导体器件、器件可靠性和基于机器学习的器件...