综述：面向 HBM 和 SoC 电源完整性的高性能片上低压差线性稳压器：架构、指标与设计视角

《Electronics》：High-Performance On-Chip Low-Dropout Regulators for HBM and SoC Power Integrity: Architectures, Metrics, and Design Perspectives

　　# 摘要人工智能（AI）和高性能计算工作负载的快速增长重塑了高带宽存储器（HBM）、神经处理单元（NPU）和先进片上系统（SoC）的供电需求。这些平台在激进缩减的供电电压下汲取大电流且电流变化迅速，因此其片上稳压器必须同时具备高电流密度、纳秒级稳态响应且压降极小、宽带电源抑制比（PSR）、稳定的无电容运行能力，同时还要缓解高速时钟和数据路径中的电源引发的抖动（PSIJ）等问题。片上低压差（LDO）稳压器已成为负载端的关键构建模块，并涌现出大量架构以满足这些需求。本文综述了用于HBM和SoC供电完整性的片上LDO设计。我们将应用级供电完整性需求（包括PSIJ）转化为电路规范；将设计空间划分为快速瞬态响应、宽带高PSR、大电流与分布式以及无电容与数字/混合架构四类；利用传统指标以及与应用相关的指标（如数据速率、抖动和眼图裕量）对代表性先进设计进行基准评测；并提炼出由此产生的技术趋势。