数据包不是页面:基于流的寻址节省内存带宽

《Proceedings of the ACM on Networking》:Packets are Not Pages: Flow-Based Addressing Conserves Memory Bandwidth

【字体: 大 中 小 】 时间:2026年09月06日 来源:Proceedings of the ACM on Networking

编辑推荐:

   摘要AI 摘要要查看此 AI 生成的摘要,您必须具备高级访问权限。了解更多登录摘要摘要智能网卡(SmartNIC)承诺为网络应用(如流量分析和虚拟主机调度)提供硬件卸载能力。然而,由于内存带宽的限制,智能网卡无法有效加速需要高速重组的应用程序,如入侵检测和深度包检测。我们认为

  

摘要

摘要

智能网卡(SmartNIC)承诺为网络应用(如流量分析和虚拟主机调度)提供硬件卸载能力。然而,由于内存带宽的限制,智能网卡无法有效加速需要高速重组的应用程序,如入侵检测和深度包检测。我们认为,这一限制源于架构不匹配:可变长度的数据包乱序到达,但智能网卡的内存是一个被划分为固定大小页面的连续地址空间。这种不匹配导致在两种布局之间进行转换时需要多次不必要的拷贝。
我们提出了一种新的内存寻址方案——基于流的寻址(flow-based addressing),它使软件能够将一条流的各数据包重组后的有效载荷作为内存中的连续区域进行访问。基于流的寻址允许软件在无需拷贝的情况下轻松操作重组后的有效载荷,从而大幅减少内存流量。要完全消除拷贝,则需要一种能够将逻辑流偏移映射到非连续物理地址、并以线路速率将未对齐的有效载荷组装为连续缓存行的硬件。该新的内存寻址方案引入了三种架构机制:流转换表、私有流缓存以及一个专门的数据包直接内存访问(DMA)引擎,后者能够将未对齐的可变长度数据包组装为连续缓存行。我们描述了一种基于 FPGA 的智能网卡上的原型设计,并表明在合成微基准测试、大学校园网络流量以及数据中心网络搜索流量的评测中,基于流的寻址使 DRAM 带宽使用量减少了 77%–83%,执行时间降低了 25%–62%,每核吞吐量提升了 1.33–2.66 倍。

AI 摘要

AI 生成的摘要(实验性)

本摘要由自动化工具生成,未经论文作者撰写或审阅。其目的是支持发现、帮助读者评估相关性,并协助来自相邻研究领域的读者理解该工作。它旨在补充作者提供的摘要,后者仍然是论文的主要摘要。全文仍然是权威版本记录。点击此处了解更多。

点击 此处 对摘要的准确性、清晰度和实用性进行评论。您的反馈将有助于改进未来重新生成的版本。

要查看此 AI 生成的简明摘要,您必须具备高级访问权限。

相关新闻
生物通微信公众号
微信
新浪微博
  • 搜索
  • 国际
  • 国内
  • 人物
  • 产业
  • 热点
  • 科普

热点排行

    今日动态 | 人才市场 | 新技术专栏 | 中国科学人 | 云展台 | BioHot | 云讲堂直播 | 会展中心 | 特价专栏 | 技术快讯 | 免费试用

    版权所有 生物通

    Copyright© eBiotrade.com, All Rights Reserved

    联系信箱:

    粤ICP备09063491号