单栅有机 TFET 的对比解析建模：掺杂、无掺杂及铁电架构

《Micro and Nanostructures》：Comparative Analytical Modeling of Single-Gate Organic TFETs: Doped, Dopingless, and Ferroelectric Architectures

　　

• •
  通过应用抛物线近似方法求解二维静电场以预测表面电势，并采用Kane带间隧穿（BTBT）模型来预测漏极电流。
• •
  使用 Silvaco TCAD 工具，将解析模型与数值 TCAD 仿真结果进行了验证对比。
• •
  铁电有机隧穿场效应晶体管凭借其负电容效应展现出优越性能，该效应提供了内部电压放大作用，缩短了隧穿长度（0.544 nm），增强了电场强度，改善了亚阈值摆幅（SS），同时提高了漏极电流和电流开关比。

引言

有机电子学为柔性、透明、低温加工和低成本的电路开辟了道路 [1]。这使其成为可穿戴传感器、柔性显示器和生物相容性电子的理想选择 [2]。在由有机薄膜晶体管（OTFT）驱动的有机发光二极管（OLED）显示屏 [3]、[4] 中，每个 OLED 像素都配有一个微小的 OTFT 电路来控制其电流流动。

然而，传统 OTFT 存在一个主要限制 [5]，即其依赖热发射进行电荷输运，这导致室温下的亚阈值摆幅（SS）超过 60 mV/dec。当现代芯片设计人员降低阈值电压（V_TH）时，若 SS 超过 60 mV/dec，则难以抑制关态电流。

为降低功耗，研究人员正致力于新型器件架构。其中，有机隧穿场效应晶体管（O-TFET）便是其中之一 [6]。O-TFET 中的电荷输运基于量子隧穿效应，从而实现低于 60 mV/dec 的亚阈值摆幅。尽管具备这些优势，制造这些微小的 O-TFET 却非常困难。隧穿效应需要源极与沟道之间形成非常陡峭且重掺杂的结。创建这些结通常需要高温，而这很容易熔化或破坏脆弱的有机材料 [7]。此外，在如此微小的尺寸下添加化学掺杂剂会导致器件出现随机偏差，使晶体管不可靠。

为解决这些制造问题，无掺杂或电荷等离子体设计被引入 TFET 中 [8]、[9]。在无掺杂 O-TFET 中，特定金属被放置在有机层之上。这些金属的自然功函数会自动将电子或空穴吸引至表面。这通过静电方式形成了所需的结，完全避免了热损伤和化学随机性。

虽然无掺杂设计使制造更加简便，但 O-TFET 仍面临低开态电流的问题 [10]。为了提升电流，采用铁电材料作为栅极绝缘体 [11]、[12]，以产生负电容效应。该效应如同内置的电压放大器，它增强了源极-沟道结处的电场，从而在不需从栅极电压额外供电的情况下显著提升隧穿开态电流。

虽然数值仿真在单个器件分析中非常有效，但在设计包含大量 O-TFET 的复杂集成电路时则变得不可行。为弥补这一差距，基于物理的解析模型将器件物理转化为显式数学方程 [13]，使 SPICE 等电路仿真器能够以更少的时间计算大规模架构。

已有许多针对不同器件架构的解析模型被报道。其中包括锗和硅异质结构 TFET [14]、L形 TFET [15]、无机无掺杂 TFET [16] 以及双栅 TFET [17]。后续研究在此基础上进一步发展，集成了 Kane 非局域带间隧穿（BTBT）公式，从而能够高精度地计算最短隧穿路径长度及其相应的漏极电流 [18]。同样，针对传统 OTFT 器件也已有标准解析模型 [19]，但关于 O-TFET 的解析模型则严重不足。此外，为了清晰地隔离和理解 OTFET 架构的基本静电学和隧穿物理特性，首先需要基于理想无陷阱假设对有机层进行建模。因此，一个全面且统一的解析模型，能够依次评估掺杂、无掺杂和铁电配置，对于研究和分析超低功耗柔性电子仍然是非常必要的。对于所提出的 O-TFET 解析建模，需要先计算 BTBT 产生率，然后计算表面电势和电场以求得漏极电流。所提出的框架与先前报道的解析 TFET 模型存在若干区别。据作者所知，本工作首次提出了专门针对五苯基稠环戊二烯基（pentacene）基有机隧穿场效应晶体管（O-TFET）的解析框架，结合了表面电势分析与 Kane 非局域 BTBT 公式，并经过 TCAD 仿真验证。为三种单栅 O-TFET 架构（掺杂、无掺杂和铁电）开发了统一的数学公式，使得能够在同一解析框架内直接比较它们的静电行为和隧穿特性。

章节摘要

器件规格

O-TFET 的半导体层为夹层结构，由N型、本征和P掺杂结构组合而成，形成支持 BTBT 的简并层。在图1(a)所示的无掺杂配置中，源极和漏极并不处于零电位状态。电荷等离子体金属根据功函数感应载流子，从而在源极和漏极区域形成内建电势。源极和漏极的功函数分别取为 2.93 eV 以注入电子和 4.95 eV 以

O-TFET 解析建模

在对 O-TFET 进行解析建模过程中，沿沟道长度将半导体划分为四个不同的区域，如图1所示，分别为 R₁：源极耗尽区（-L₁ ≤ x ≤ 0）、R₂：源极-沟道结区（0 ≤ x ≤ L_C）、R₃：沟道区（L_C ≤ x ≤ L_C+L_F）以及 R₄：漏极耗尽区（L_C+L_F ≤ x ≤ L_C+L_F+L₂）。为便于计算，本解析模型考虑了若干假设，例如半导体-绝缘界面不存在面电荷

掺杂 O-TFET

图2展示了所提出的解析模型与单栅掺杂 O-TFET 的 TCAD 仿真结果之间的对比。图2(a)中展示了 V_GS= ?1 V 和 ?2 V 条件下（V_DS = ?6 V）沿器件长度的表面电势分布，与文献 [32] 中所示的表面电势曲线高度吻合。

解析结果与 TCAD 数据高度一致，并准确地捕捉了源极-沟道结附近的电势下降，这对于启动

结论

本工作提出了针对三种架构——单栅掺杂、无掺杂和铁电 O-TFET 的综合解析模型和 TCAD 仿真。漏极电流公式中最重要的组成部分是表面电势建模，因为它从根本上决定了隧穿行为和器件的整体性能。解析模型所得结果与掺杂和铁电 O-TFET 结构的 TCAD 仿真均吻合良好。然而，

CRediT 作者贡献声明

Nivedha E：论文写作—审阅与编辑、论文写作—初稿撰写、方法论、概念化。Rajesh Agarwal：验证、监督、软件、资源、项目管理、形式分析

利益冲突声明

? 作者声明不存在可能影响本文所报道工作的已知竞争经济利益或个人关系。

E. Nivedha|Rajesh Agarwal