摘要
高开关频率运行大幅缩减了数字控制的三相降压整流器中采样、控制计算、调制映射、PWM寄存器更新以及辅助中断操作所可用的时间。鉴于此，本文提出了一种基于预测占空比序列的时解耦PWM实现架构（TD-PWM），该架构可提供充足的计算冗余。在所提出的架构中，采样信息被用于为下一个控制周期生成一个包含N个元素的占空比序列。生成的序列被存储在缓冲区中，随后以每个开关周期一个元素的方式依次加载到PWM寄存器中。因此，预测、控制计算和SVPWM映射在控制频率下执行，而占空比值则以开关频率更新。实现了一种双时间尺度执行结构，其中控制周期任务负责采样和序列生成，而高优先级的开关周期任务负责序列索引和PWM寄存器加载。实验验证是在一个400 W三相降压整流器原型上进行的，其开关频率为100 kHz，控制频率为20 kHz，N = 5。在所研究的工况下，所提出的架构实现了2.06%的输入电流总谐波畸变率（THD），且测量到的稳定时间短于两个参考实现。结果表明所提出的实现架构是可行的。
