用于神经形态计算的CMOS集成二维忆阻器的确定性开关路径工程

《Small》：Deterministic Switching-Path Engineering of CMOS-Integrated 2D Memristors for Neuromorphic Computing

　　

二维（2D）忆阻器有望用于低功耗和高速神经形态硬件。然而，由于电阻开关依赖于本征缺陷，阻碍了导电细丝形成的精确控制，其在电路级约束下的性能仍然受限。在此，研究人员报道了将确定性开关路径密度工程与CMOS兼容的单晶体管-单忆阻器（1T-1M）架构相结合的2D MoTe₂忆阻器。这些器件表现出高度线性和对称的突触可塑性（α_p/α_d = 0.019/0.2），这得益于细丝形成与限域之间的平衡相互作用。此外，与硅晶体管的单片集成实现了栅极可调的限流控制，抑制了变异性并稳定了阵列级操作。所得到的1T-1M阵列表现出宽动态范围（～22×）和最小的增强/抑制变化（7.95%/6.22%）。基于多层感知器、卷积神经网络和自编码器模型的器件感知仿真证实，与无源阵列相比，学习精度有所提高。这项工作建立了一个从材料到电路的设计框架，将缺陷路径工程与晶体管辅助电流控制联系起来，为2D神经形态硬件提供了一条实用途径。

随着人工智能硬件加速器对能效和高吞吐量处理能力的需求不断增长，忆阻器交叉阵列因能够实现存内计算而受到广泛关注。其中，基于晶体二维（2D）材料的忆阻器具有原子级厚度、高能效和与后端（BEOL）集成的潜力。然而，2D忆阻器的电阻开关（RS）依赖于本征缺陷，而这些缺陷在化学气相沉积等生长过程中随机产生，导致导电细丝的形成难以精确控制。此外，以往大多数研究仅停留在单器件层面，未充分考虑电路级约束，包括电流限流控制、潜行电流抑制以及与互补金属氧化物半导体（CMOS）电路的集成。这些不足限制了2D忆阻器从器件演示向功能硬件系统的转化。因此，亟需一种能够同时解决材料级开关控制和电路级操作的统一设计框架。

研究人员报道了基于2H-MoTe₂忆阻器的CMOS集成单晶体管-单忆阻器（1T-1M）架构。通过在多晶MoTe₂薄膜中调控垂直取向晶界的密度，实现了确定性开关路径密度工程；进而与硅晶体管单片集成，获得栅极可调限流控制。优化后的器件表现出高度线性和对称的突触可塑性（α_p/α_d = 0.019/0.2），动态范围达20.31。集成后的4×4 1T-1M阵列展现了宽动态范围（～22倍）和低增强/抑制变异（7.95%/6.22%）。系统级仿真表明，该设计相比无源阵列能有效提高学习精度。该工作建立了从