面向高效数据中心的固态变压器多电平变换器拓扑优化设计

《Scientific Reports》：Topology optimization design of solid-state transformer multilevel converters for high-efficiency data centers

　　

摘要

现代数据中心的电力需求与碳排放压力已暴露出工频变压器在中压配电链中的局限，而固态变压器（SST）为突破这些局限提供了一条可靠路径。本文围绕高效数据中心的运行包络，提出了一种SST多电平变换器拓扑。我们提出一种混合级联H桥拓扑，其每个单元内嵌一条三电平飞跨电容桥臂（CHB–FC），桥臂中采用1.7 kV SiC MOSFET，并将每个单元与串联谐振双有源桥隔离级耦合；该方案将器件电压应力降低一半，且相较于传统CHB–DAB基准，减少了所需单元数量。图1以器件级电路原理图呈现该变换器，因为用于平衡钳位电容的冗余开关状态仅在该细节层次下方可辨识。围绕该拓扑，我们构建了一个五目标设计问题——任务剖面加权效率、功率密度、成本、可靠性与暂态稳定性——并施加电压、热约束及CISPR 11电磁干扰限制。采用改进的NSGA-II算法（含自适应算子调度与基于存档的精英保留策略）在所得到的混合整数空间中搜索，该空间涵盖八个功率级变量以及稳定性目标所引入的四个控制器增益；在相同评估预算下，所得Pareto前沿的高超体积超出标准NSGA-II约9%。该数值来自单次运行，作为观察结果报告，而非已统计确立的优势。MATLAB/Simulink–PLECS联合仿真预测半载时效率达98.7%，中压侧总谐波失真（THD）为1.42%，优于CHB–DAB和MMC–DAB参考方案。一台10 kV/750 V/100 kW缩比样机测得满载效率为98.57%，综合标准不确定度约为±0.05个百分点，且热点温度与电磁干扰余量均保持在设计约束之内。全文严格区分仿真量与测量量：98.7%为模型预测值，98.57%为仪器读数，两者之间0.13个百分点的偏差可归因于汇流排、辅助系统及绕组效应。求解器代码、仪器记录以及支撑每幅图的数值数据均作为关联文件随论文提供。