二维逻辑单元的门级三维集成

《Nature Communications》：Gate-level three-dimensional integration of two-dimensional logic cells

　　

摘要

单片三维（M3D）集成是一种 promising 的策略，可以在有限的面积内提高逻辑密度。传统的 M3D 电路依赖于晶体管级别的划分，即通过不同层级之间的大量晶体管的互连来构建逻辑功能，这限制了电路的紧凑性。在这里，我们提出了一种基于二维（2D）逻辑单元（LCs）的门级 M3D 集成架构，将基本的层间连接单元从单个晶体管转移到了逻辑门上。通过对 WSe₂ 通道中的载流子传输进行多维度调控，这些逻辑单元可以实现八种不同的逻辑功能，显著提升了 2D 逻辑器件的功能可重构性。基于这一架构，我们通过实验验证了双层逻辑单元的堆叠，实现了具有前所未有的紧凑性的复杂 3D 逻辑电路。在所有演示的逻辑功能中，仅需使用 4 个器件，而传统的 CMOS 设计则需要 79 个晶体管。这种门级 M3D 集成为实现高度紧凑和多功能电子器件提供了一条可扩展的途径。