一种用于列并行CMOS图像传感器的高速两步Flash/单斜坡ADC,采用双电容底板提升技术
《Integration》:A high-speed two-step Flash/single-slope ADC with dual-capacitor bottom-plate boosting for column-parallel CMOS image sensors
【字体:
大
中
小
】
时间:2026年09月09日
来源:Integration 2.5
编辑推荐:
• 提出了一种高速两步Flash/SS ADC,用于列并行CIS读出。
• 折叠电阻串Flash量化器仅使用四个比较器即可实现3位粗量化。
• 相邻列比较器共享在减少面积开销的同时保持高速读出。
• 双电容底极板提升可实现第4位判决并提高残差映射精度。
• 中心对齐差
• 提出了一种高速两步Flash/SS ADC,用于列并行CIS读出。• 折叠电阻串Flash量化器仅使用四个比较器即可实现3位粗量化。• 相邻列比较器共享在减少面积开销的同时保持高速读出。• 双电容底极板提升可实现第4位判决并提高残差映射精度。• 中心对齐差分斜坡配合冗余校准实现了920 ns转换时间和120.36 fJ/step FoM。## 引言高帧率CMOS图像传感器(CIS)需要同时实现高转换速度、紧凑列距和低功耗的列并行模数转换器(ADC)。凭借低功耗、高集成度和良好的工艺可扩展性,CIS已被广泛应用于移动设备、汽车系统和机器视觉应用。典型的CIS包括像素阵列、读出电路和外围逻辑,其中ADC作为模拟像素电压与数字处理链之间的关键接口。其速度和能效直接影响系统整体性能。根据集成层级,ADC可在像素级、列级或芯片级实现,其中列并行ADC兼具高吞吐量和低功耗,成为高分辨率、高帧率CIS的主流解决方案[1], [2]。在此类列并行架构中,单斜坡(SS)ADC因其结构简单和优异的列间一致性而被广泛使用;然而,*n*位SS ADC的转换时间随分辨率呈指数增长,通常需要$2^n-1$个时钟周期完成单次转换,这可能造成行级量化瓶颈[3], [4], [5], [6]。为减少总量化时间并提高分辨率,已探索了引入高速SAR、TDC或Flash结构的粗量化阶段的两步快速量化架构。然而,基于SAR的粗量化受CDAC缩放和串行共享的限制,而多列共享SAR引入了限制高帧率可扩展性的逐行粗量化[7], [8], [9];基于TDC的量化面临列宽开销和有效位数限制,跨列共享引入串行步骤降低了速度优势[10];Flash粗量化可实现单周期多位输出,但比较器数量随位数呈指数增长,带来显著的面积和静态功耗开销,限制了直接扩展到高分辨率列并行阵列[11], [12], [13]。针对这些挑战,本文提出了一种列级两步Flash/SS ADC,采用折叠Flash拓扑实现粗量化,仅使用四个比较器完成3位粗量化,在相邻两列间本地共享粗比较器以减少比较器数量并维持列级吞吐量,并通过采样电容的底极板提升引入第4位中间判决,将绝对电容误差转化为相对误差以提高量化精度。细量化采用中心对齐差分电流转向DAC,通过双向电流注入产生冗余差分斜坡,允许对粗码误差(±1)和第4位判决误差进行数字校准。这些机制共同提高了转换速度、精度和列级可扩展性,同时减少了面积和功耗开销。本文其余部分组织如下:第2节介绍提出的ADC架构和工作原理;第3节详细介绍电路实现;第4节展示仿真结果和对比;第5节得出结论。## 章节摘要### 传统单斜坡ADC的原理和局限性随着CMOS图像传感器(CIS)在高速成像应用中的需求不断增长,作为读出电路核心模块的列级模数转换器(ADC)发挥着关键作用。其转换速度和精度已成为限制系统帧率的关键瓶颈。由于其架构简单、功耗低且列级一致性好,单斜坡ADC(SS ADC)已成为CIS读出的主流架构之一。### 比较器复用和时序控制如图5所示,电路在粗量化阶段初始以串行方式工作。首先,对应S/H1通道的开关S_s11和S_s12闭合,所有四个比较器对第一列像素信号执行粗量化。这种复合结构不仅显著减少了物理面积,还使Flash粗量化阶段能够直接复用细量化阶段的高增益、低噪声比较器。### 仿真结果与分析所提出的ADC采用90 nm CMOS工艺实现,本节报告的所有性能结果均来自包含提取寄生效应的版图后仿真。主系统时钟频率为100 MHz,量化范围覆盖1 V至2 V。图11展示了细斜坡发生器的PVT(工艺、电压和温度)线性度仿真结果。在TT条件下评估了正负斜坡的斜率偏差……### 总结本文提出了一种用于列并行CMOS图像传感器的两步Flash/SS ADC。通过结合折叠电阻串Flash粗量化器、相邻列比较器共享、用于第4位判决的底极板电压提升以及带有冗余校准的中心对齐差分斜坡,所提出的架构在提高转换速度的同时减少了比较器开销。90 nm CMOS工艺的版图后仿真结果验证了所提出的ADC实现了转换时间……## CRediT作者贡献声明**赵强:** 论文撰写——审阅与编辑,方法论。**刘静伟:** 论文撰写——初稿,验证。**强斌:** 数据整理。**史琦:** 可视化。**冯建伟:** 监督指导。**赵奥生:** 方法论。**王鲲鹏:** 验证。**张玉晨:** 调查研究。**郝利才:** 资源提供。**吴锡龙:** 监督指导。## 未引用参考文献[28]## 利益冲突声明作者声明不存在可能影响本文所述工作的已知竞争性财务利益或个人关系。## 致谢本工作部分由安徽省自然科学基金(资助号2508085MF161和2408085QF203)和国家自然科学基金(资助号62274001和62471003)资助。赵强|刘静伟|强斌|史琦|冯建伟|赵奥生|王鲲鹏|张玉晨|郝利才|吴锡龙
生物通微信公众号
生物通新浪微博
今日动态 |
人才市场 |
新技术专栏 |
中国科学人 |
云展台 |
BioHot |
云讲堂直播 |
会展中心 |
特价专栏 |
技术快讯 |
免费试用
版权所有 生物通
Copyright© eBiotrade.com, All Rights Reserved
联系信箱:
粤ICP备09063491号