通过Zr4+掺杂实现协同晶粒细化与绝缘相形成以获得(In,Nb)共掺杂TiO2陶瓷的低损耗巨介电性能

《ACS Omega》：Synergistic Grain Refinement and Insulating Phase Formation via Zr4+ Doping for Low-Loss Colossal Permittivity in (In,Nb) Codoped TiO2 Ceramics

　　

具有巨介电常数（colossal permittivity, CP）的(In,Nb)共掺杂TiO₂陶瓷在微电子应用中前景广阔，但主要由于跨晶界的漏电流而具有较高的低频介电损耗。本研究表明，在(In_0.5Nb_0.5)_0.05Ti_0.95O₂中的Ti位进行Zr⁴⁺掺杂可有效缓解该问题。通过固相反应法合成了一系列(In_0.5Nb_0.5)_0.05Ti_0.95-xZr_xO₂（x = 0–0.20）陶瓷。Zr⁴⁺的掺入使晶粒尺寸从约56.1 μm（未掺杂）细化至约2.5 μm（x = 0.20），并在x ≥ 0.10组分中促进晶界处绝缘ZrTiO₄第二相的析出。这些微观结构改性协同增强了晶界电阻，在x = 0.10组分中达到峰值10.50 × 10⁶ Ω·cm，比未掺杂陶瓷高近一个数量级。因此，低频介电损耗显著降低，其中在1450 °C烧结的x = 0.10组分表现出最小的损耗角正切（loss tangent, tanδ）。复阻抗分析揭示了与ZrTiO₄/INTO相界相关的新界面极化的引入。X射线光电子能谱（X-ray photoelectron spectroscopy, XPS）分析证实，Zr掺杂抑制了氧空位浓度，同时未改变对电子钉扎缺陷偶极子至关重要的Ti³⁺/Ti⁴⁺比例。优化组分（x = 0.10）还表现出改善的非线性系数（nonlinear coefficient, α = 2.8）和击穿场强（breakdown field, E_b = 530 V/cm），并在1 kHz下于宽温度范围内保持稳定的低损耗（tanδ < 0.05）。本研究提出了一种利用Zr⁴⁺掺杂实现(In,Nb)共掺杂TiO₂基陶瓷低损耗巨介电常数的可行缺陷工程策略。

**Zr⁴⁺掺杂协同晶粒细化与绝缘相形成实现(In,Nb)共掺杂TiO₂陶瓷低损耗巨介电性能的解析**

**1. 研究背景与问题**

巨介电常数（CP）材料因能在紧凑体积内储存大量电荷，对小型化电容器、高压滤波器和储能器件等下一代微电子器件至关重要。在众多CP候选材料中，(In,Nb)共掺杂TiO₂（INTO）陶瓷凭借其超高介电常数（ε′ > 10⁴）、在1 kHz下相对较低的介电损耗（tanδ < 0.05）以及良好的温度稳定性而受到广泛关注。然而，其实际应用长期受制于较高的低频介电损耗，该损耗主要由跨越晶界的漏电流控制。因此，亟需发展有效的损耗抑制策略。已有方法包括优化烧结工艺、引入绝缘第二相和化学掺杂调控晶界特性。其中，化学掺杂因能有效调节缺陷结构和相形成而显示出显著效果。Zr⁴⁺具有较大的离子半径（0.80 ? vs Ti⁴⁺的0.68 ?）和化学稳定性，可在钛酸盐陶瓷中细化晶粒并促进ZrTiO₄等绝缘第二相析出，有望同时改善晶界电阻和损耗。

**2. 研究内容与意义**

本研究系统研究了Zr⁴⁺掺杂对(In_0.5Nb_0.5)_0.05Ti_0.95O₂陶瓷微观结构、缺陷化学和介电性能的影响。研究人员通过固相反应法合成了一系列(In_0.5Nb_0.5)_0.05Ti_0.95-xZr_xO₂（x = 0–0.20）陶瓷。结果表明，Zr⁴⁺掺杂有效降低了低频介电损耗，其机制涉及晶粒显著细化、x ≥ 0.10时晶界处绝缘ZrTiO₄相的析出以及氧空位浓度的抑制。优化组分x = 0.10在1450 °C烧结后，在保持巨介电常数（ε′ > 10⁴）的同时实现了低损耗（tanδ < 0.05），并改善了非线性系数和击穿场强。该研究提供了一种可行的缺陷工程策略，突出了晶界工程在优化巨介电材料性能中的关键作用。论文发表在《ACS Omega》。

**3. 主要实验方法**

研究人员以高纯商业粉体In₂O₃、Nb₂O₅、TiO₂、ZrO₂（纯度99.99%，阿拉丁生化科技有限公司）为原料，经球磨、煅烧和烧结制备陶瓷。使用X射线衍射（XRD）及Rietveld精修分析相组成和晶格参数；扫描电子显微镜（SEM）和能谱（EDS）观察微观形貌与元素分布；XPS分析元素化学态；Agilent E4980A LCR仪表测量介电谱和复阻抗；Keithley 2410源表测量电流密度-电场（J-E）特性，并计算非线性系数和击穿场强。

**4. 结果与讨论**

**4.1 介电性能**。通过变温和变组分介电谱研究发现，Zr10-INTO的ε′随烧结温度升高而增大，1500 °C时约3 × 10⁴，但低于INTO。tanδ谱显示两个弛豫峰，低频损耗在1450 °C烧结时最低。随Zr含量增加，低频ε′从大于10⁴（x = 0.05）降至约10³（x = 0.20），低频tanδ呈非单调变化，在x = 0.10时最小。Zr掺杂还使电极弛豫移出测量窗口，并引入100 Hz–10 kHz的新弛豫峰。

**4.2 相结构与微结构**。XRD表明，x ≤ 0.05时为单一金红石相，x ≥ 0.10出现正交ZrTiO₄相，其含量随Zr增加而增加。Rietveld精修确认Zr⁴⁺取代Ti⁴⁺导致晶格膨胀，并估算固溶限约为7–8 mol%。SEM显示晶粒尺寸从未掺杂的约56.1 μm细化至x = 0.20时的约2.5 μm，x ≥ 0.15时晶界处出现富Zr颗粒（ZrTiO₄）。密度测试表明，Zr掺杂导致孔隙率增加。

**4.3 阻抗与电学性质**。复阻抗谱分析显示，x ≥ 0.10的陶瓷出现新的中频弧，对应ZrTiO₄/INTO相界极化。拟合结果表明，晶粒电阻R_g随Zr含量增加而增大，晶界电阻R_gb在x = 0.10达到最大值10.50 × 10⁶ Ω·cm，比未掺杂陶瓷高近一个数量级，随后下降。温度依赖阻抗给出各电阻项的激活能：R_g约0.021 eV（Ti³⁺/Ti⁴⁺电子跳跃），R_x约0.139 eV（ZrTiO₄/INTO相界极化），R_gb约0.59 eV（晶界势垒相关）。

**4.4 XPS缺陷化学**。XPS证实Zr为+4价，In和Nb保持+3和+5价。Ti³⁺浓度在Zr10-INTO和INTO中分别为5.7%和5.5%，基本不变。相比之下，氧空位浓度从25.1%（未掺杂）降至20.9%（Zr10-INTO），说明Zr掺杂抑制了氧空位形成，而不影响电子钉扎缺陷偶极子所需的Ti³⁺/Ti⁴⁺比例。

**4.5 非线性与击穿特性**。J-E测试显示所有陶瓷具有非欧姆行为，α和E_b随Zr含量先增后减，在x = 0.10时最佳（α = 2.8，E_b = 530 V/cm），与R_gb变化趋势一致。

**4.6 温度稳定性**。对Zr10-INTO的温度依赖介电谱分析表明，在1 kHz下tanδ < 0.05的温度窗口为40–155 °C，100 Hz下可达115 °C，显示出良好的高温稳定性。

**5. 讨论与结论**

讨论部分指出，Zr掺杂使R_g增加的原因是Ti³⁺/Ti⁴⁺导电网络被稀释；R_gb的激增源于晶粒细化带来的晶界密度增加以及绝缘ZrTiO₄相的阻挡效应；而x ≥ 0.15时R_gb下降与孔隙率增加有关。介电常数下降归因于电子钉扎缺陷偶极子（EPDD）和内阻挡层电容（IBLC）两种机制的贡献减弱。低频损耗降低是因为电极弛豫移出测量窗口。

结论部分可翻译为：本研究表明，在(In_0.5Nb_0.5)_0.05Ti_0.95O₂陶瓷中进行Zr⁴⁺掺杂，可实现晶粒细化与晶界处绝缘ZrTiO₄第二相形成的协同作用，从而显著提高晶界电阻。优化组分x = 0.10在1450 °C烧结后，在保持巨介电常数（ε′ > 10⁴）的同时表现出相对较低的低频介电损耗（tanδ < 0.05，1 kHz）。这一优异性能归因于晶粒尺寸、第二相含量和微观结构致密化之间的最佳平衡，共同使R_gb最大化至10.50 × 10⁶ Ω·cm。此外，XPS分析证实Zr掺杂抑制了氧空位浓度，同时不损害电子钉扎缺陷偶极子所必需的Ti³⁺/Ti⁴⁺比例。该工作为在(In,Nb)共掺杂TiO₂基陶瓷中实现低损耗巨介电常数提供了一种可行的缺陷工程策略，并凸显了晶界工程在优化巨介电材料性能中的关键作用。