一种0.024 mm2工艺容差频率基准，在-40°C至125°C范围内实现7.6 ppm/°C的温度系数，加速老化后为9.6 ppm/°C

《IEEE Transactions on Circuits and Systems I: Regular Papers》：A 0.024-mm2 Process-Variation-Tolerant Frequency Reference Achieving 7.6 ppm/°C From ?40 °C to 125 °C and 9.6 ppm/°C After Accelerated Aging

　　本文提出了一种基于频率锁定环（FLL）的鲁棒、面积高效的频率基准，采用串并联双跟踪（SPDT）技术。为了实现二阶温度补偿并增强工艺偏差容忍度，提出了一种仅使用两种类型电阻器的混合补偿结构，并对其理论设计考量进行了详细分析。所提出的SPDT技术在工艺偏差下会引发工艺跟踪温度系数（TC）的偏移，从而在无需复杂微调网络的情况下显著降低工艺敏感性。原型采用180 nm标准CMOS工艺制造，占据紧凑的有源面积为0.024 mm2。在15个样品的实验结果表明，在仅进行TC1微调后，于?40 °C至125 °C的宽温范围内，平均温度系数为7.6 ppm/°C（σ = 0.7 ppm/°C）。此外，通过加速老化验证了长期稳定性，温度系数保持在9.6 ppm/°C的良好水平。该电路以32 MHz标称频率工作，在1.2 V供电下功耗为44.1 μW，并表现出低至0.12%/V的线路灵敏度。