石墨烯场效应晶体管在200 mm试产线环境中的工艺与分析优化

《ACS Nano》：Graphene Field-Effect Transistor Process and Analysis Optimization in 200 mm Pilot-Line Environment

　　

近年来，基于化学气相沉积（chemical vapor deposition，CVD）石墨烯的器件加工成熟度已从芯片级演示推进到晶圆级制造。为此，晶圆级电学表征与分析对于从最少测量中提取多项参数、支撑二维（2D）材料器件工业应用所需的质量控制十分关键。研究人员展示了与互补金属氧化物半导体（complementary metal-oxide semiconductor，CMOS）后段（back-end-of-line，BEOL）兼容的石墨烯场效应晶体管（graphene field-effect transistor，GFET）制造与分析优化，涵盖栅叠层、底接触、石墨烯图形化和封装工艺步骤。分析方法包括原子力显微镜（atomic force microscopy，AFM）、扫描电子显微镜（scanning electron microscopy，SEM），以及最重要的电学表征。电学表征重点比较不同测试结构，以及迁移率、接触电阻、转移曲线迟滞和掺杂参数的提取方法。比较表明，所选测量测试结构与分析方式会对提取值产生较大影响，因此在比较不同来源数据集时须加以考虑。分析显示，该优化工艺在200 mm晶圆上实现了97%的高器件良率，并具有良好掺杂均匀性、接触电阻、迁移率以及低转移曲线迟滞值。

研究背景方面，石墨烯自2004年被机械剥离以来开启了二维材料研究时代。经过二十余年发展，基于CVD石墨烯的技术正从单器件、芯片级加工转向晶圆级制造与统计表征。要在200 mm与300 mm平台上推进传感、光子学等应用，必须使CVD石墨烯器件工艺与CMOS BEOL兼容，并具备本地背栅、封装与质量控制能力。已有研究常因缺乏本地背栅、仅用全局硅背栅或液体栅，难以满足传感器灵敏度调控与质量监控需求；同时晶圆级GFET表征往往只提取迁移率、接触电阻、掺杂或迟滞中的个别参数，且环境测量条件会显著影响结果，导致跨研究数据可比性差。因此，研究人员在200 mm试产线环境中开展GFET工艺模块优化，并建立以最少测量提取多项参数的质量控制协议，服务于生物传感器、气体传感器和红外相机等应用。

主要关键技术方法上，研究人员采用半导体参数分析仪、阻抗分析仪与自动探针台进行晶圆级统计测量；测试结构包括GFET、门控传输线（gated transfer length method，gTLM）结构、金属-绝缘体-金属（MIM）与金属-绝缘体-半导体（MIS）电容、门控交叉桥开尔文（gated cross-bridge Kelvin，gCBK）电阻结构；参数提取采用gated TLM、直接跨导法（direct transconductance method，DTM）、拟合算法（fitting method，FTM）与Drude公式，并以霍尔测量作参照；工艺上比较了背栅刻蚀与剥离、Ti/Au与Al/NbN材料、单层与双层抗蚀剂石墨烯图形化，以及AFM/SEM形貌与台阶高度监控。

GFET Processing部分，研究人员通过AFM和SEM表征接触与背栅粗糙度、台阶高度及不连续。Run 1使用Al/NbN与刻蚀，背栅台阶77 nm、粗糙度R_q=1.9 nm；改为Ti/Au剥离后Run 2台阶降至33 nm、粗糙度0.9 nm，但出现110 nm边缘不连续；经反向烘烤光刻调整，Run 3降至60 nm，Run 4消除边缘不连续且粗糙度0.7 nm；Runs 5—7保持约33 nm台阶与低粗糙度，说明剥离工艺与抗蚀剂欠刻优化可获平滑本地背栅。

Test Structures and Analysis Protocols部分，研究人员在工艺控制监测（process control monitor，PCM）区布置GFET、gTLM、MIM/MIS电容与gCBK，通道长度10—50 μm、宽度5—50 μm，利用四端开尔文引线消除寄生电阻，并以gated TLM、DTM、FTM、Drude互比，说明测试结构选择本身就会改变迁移率与接触电阻统计结果。

Back Gate and Bottom Contact Optimization部分，依托上述AFM/SEM结果，研究人员确认背栅金属从Al/NbN改Ti/Au、图形化由刻蚀改剥离、并通过抗蚀剂欠刻控制边缘，使背栅与底接触台阶高度稳定在约33 nm、R_q约0.7 nm且无边缘不连续，为低掺杂与高良率提供工艺基础。

GFET Test Structure Characterization with Gated TLM部分，研究人员对Runs 1—6的大批量GFET做门控转移曲线与gated TLM拟合，得到比接触电阻ρ_c、掺杂、电子迁移率μ_e与空穴迁移率μ_h。Run 1因粗糙度高，ρ_c达1680 Ωμm；Runs 3—6降至400—640 Ωμm。掺杂在?2.0至1.1×10¹² cm^?2间波动。μ_e从Run 1的1890 cm²/(V s)升至Run 6的2650 cm²/(V s)，μ_h从2090升至2760 cm²/(V s)。Run 6良率97%，平均掺杂0.0×10¹² cm^?2，20 V扫程迟滞?0.4%（SD=0.9%），表明平滑栅栈可降低散射、提升迁移率。

Comparison between GFETs and gTLM Structures with the Gated TLM部分，研究人员在Run 6对4320个GFET与1298个gTLM通道用gated TLM重复测量、间隔6个月复测。GFET的掺杂、μ_e、μ_h两次结果稳定；gTLM第二次测量掺杂离散度由0.3×10¹² cm^?2增至1.4×10¹² cm^?2，迁移率离散增大。结论为GFET用作质控结构可重复性好，gTLM因共用栅极与复用源漏电极、重复偏置同一石墨烯而产生通道间干扰。

Comparison between Mobility and Contact Resistance Extraction Methods部分，研究人员比较gated TLM、FTM、Drude、DTM、跨导型gated TLM与霍尔测量。Drude类方法给出μ_h约2700—2940 cm²/(V s)，霍尔平均2800 cm²/(V s)与之接近；DTM与跨导法约2000—2090 cm²/(V s)，因未分离接触电阻且跨导导数形式忽略栅致迁移率调制而偏低。gCBK给出ρ_c约20—22 Ωμm，远小于gated TLM的640 Ωμm；GFET的ρ_c随宽度增大而减小、随载流子浓度在狄拉克点附近剧变。由gated TLM与gCBK可进一步算出比面积接触电阻率ρ_c,A=1.5×10^?5 Ωcm²、传输长度L_T=2.4 μm、接触下薄层电阻R_sk=250 Ω/□，说明金属—石墨烯界面质量良好、电流注入有效。

One-Layer and Two-Layer Resist Approach for Graphene Patterning部分，研究人员在Run 7用4片晶圆比较单层与双层抗蚀剂图形化。AFM显示单层片W1、W2石墨烯加聚合物残留为2.5 nm与2.3 nm，双层片W3、W4为1.0 nm与1.3 nm，证明双层抗蚀剂可明显减少残留、获得更洁净石墨烯表面以利于功能化。

讨论与结论部分，研究人员指出测试结构与分析模型会系统性影响GFET参数提取，跨文献比较须统一协议；gated TLM适合通道参数但与CBK互补，FTM同时拟合多参数易失稳应慎用；平滑本地背栅、底接触与双层抗蚀剂图形化是200 mm BEOL产线达成高良率、低迟滞、均匀掺杂的关键。该工作建立了面向GFET的晶圆级质控协议：优化工艺在200 mm晶圆上实现97%器件良率，具备良好掺杂均匀性、接触电阻、迁移率以及低转移曲线迟滞值，推动了二维材料器件从实验室芯片向CMOS BEOL试产线质量控制的转化，对生物传感器、气体传感器与红外成像阵列的产业化具有直接支撑意义。论文发表于《ACS Nano》。