具有细间距再布线层的带状扇出封装设计与优化

《Materials Science in Semiconductor Processing》：Design and optimization of strip-level fan-out packages with fine-pitch redistribution layers

　　

## 中文翻译

**摘要**

随着电子系统对集成度的要求不断提高，扇出（FO）封装已成为实现高输入/输出（I/O）密度、微型化和异构集成的关键。尽管晶圆级和面板级FO架构在大面积制造方面具有可扩展性和成本效益方面的优势，但现有文献中关于如何在细线路重布线层（RDL）设计与热机械应力下的机械稳定性和长期可靠性之间取得平衡的信息极少。为解决这一问题，本研究提出了一种条带级扇出（FO-Strip）封装，采用die-last架构，可实现5 μm/5 μm线宽/间距的高精度RDL。该封装的扇出区域为36.5 mm × 29.5 mm，基板尺寸为50 mm × 50 mm，结合了面板级生产在可扩展性方面的优势以及更高的可制造性和成本效益。为实现系统化的多参数设计优化，建立了三维有限元（FE）模型，模拟封装在组装过程中以及在?40°C至125°C JEDEC标准热循环条件下的热机械响应。模拟得到的面外翘曲结果与阴影Moiré测量获得的实验数据一致。采用响应面方法（RSM）结合Box–Wilson中心复合设计，研究了芯片厚度、散热片厚度以及封装料（EMC）、基板核心和底部填充材料的热机械特性对热载荷下翘曲和塑性功积累的影响。结果表明，增加芯片和散热片厚度并优化材料特性（减少FO封装与基板之间的CTE失配）可将封装翘曲降低41.4%，焊点塑性功密度降低53.4%。总体而言，所提出的设计和优化框架为提高大面积扇出封装的热机械可靠性提供了实用的指导，并为下一代异构集成应用建立了预测平台。

**引言**

大量的微凸点可以提高数据传输速率并降低延迟，但也带来了热管理和机械可靠性方面的重大挑战。由移动通信、人工智能、边缘计算和自动驾驶等应用推动的高性能计算需求不断增长，加速了异构集成技术的发展。这些技术通过2.5D和3D集成电路等先进技术（利用硅或玻璃中介层）以及带有精细重布线层（RDL）的扇出（FO）封装组件，实现多个半导体芯片在一个统一平台上的共封装，使电信号从芯片焊盘路由到外围焊球阵列。虽然2.5D集成提供了更高的互连密度和电气性能，但其高制造复杂度和成本限制了其在消费电子等成本敏感型应用中的适用性。相比之下，FO封装通过将电气连接从芯片核心向外重新分配，提供了一种成本效益更高的替代方案，从而提高了空间利用率、信号完整性和系统级效率。FO封装的显著商业实现包括英飞凌的嵌入式晶圆级球栅阵列（eWLB）、台积电的集成扇出（InFO）晶圆级封装和日月光集团的扇出芯片最后封装（FOCLP），这些技术已被广泛应用于对成本敏感的大批量市场，如移动电子、汽车雷达系统和物联网（IoT）设备。图1展示了一种典型FO封装的示意图。

尽管FO封装在商业上取得了成功并具有紧凑外形尺寸和增强电气特性等实际优势，但仍存在若干技术挑战。其中最值得关注的问题之一是如何管理由封装材料之间热膨胀系数（CTE）失配引起的翘曲，这可能会影响组装工艺、降低制造良率并损害机械可靠性。随着FO封装架构变得越来越复杂且越来越多地采用异构材料组合，加工过程中的应力分布和热行为越来越难以预测和控制。另一个关键挑战是提高封装在温度循环测试（TCT）下的鲁棒性，因为重复的热载荷可能导致疲劳、界面分层和元件过早失效。随着持续微型化使局部功率密度不断增大，确保有效散热已成为一个关键问题，需要先进的热管理策略以维持长期运行下的可靠性。

为解决这些挑战，近期研究探索了多种实验、仿真和数据驱动方法。Stegmaier等人结合实验和数值分析，研究了芯片密度和模塑厚度对300 × 300 mm2扇出面板级封装（FOPLP）翘曲的影响。分析成功复现了垫圈变形和隧道变形模式，并证明了脱键后热处理在减轻封装翘曲方面的有效性。Wang等人通过在面板级中介层技术中引入平衡膜来控制翘曲，并利用数字动态连接补偿芯片偏移，推进了2.5D IC封装的面板级中介层技术。通过电气和热循环测试证明了该方法的可行性和可靠性。Thapar等人进行了详细的结构仿真，表明工艺引起的翘曲导致后道工艺（BEOL）层的不均匀变形，这种变形改变了互连寄生参数和路径延迟，从而突出了翘曲感知设计方法学的需求。作为补充，Huang等人将有限元建模与聚类分析和人工神经网络相结合，表明数据驱动技术可以提高计算效率，同时在预测多种FOPLP几何形状下的后工艺翘曲方面保持高精度。总体而言，这些研究强调了多学科策略的重要性，包括工艺优化、稳健设计方法学以及高级仿真或机器学习技术的结合，以解决下一代扇出封装固有的可靠性和可制造性挑战。

除了解决FO封装中的翘曲挑战外，若干研究还利用有限元方法（FEM）仿真来评估和预测FO架构的可靠性。例如，Zhang等人开发了模具优先FOWLP的高级粘弹性模型，结合环氧模塑料（EMC）固化收缩率的实验测量数据，并利用校准的微应力传感器输出来关联工艺引起的应力与焊点可靠性。该验证框架能够可靠地预测封装寿命。Evstafyev等人分析了RDL的热机械变形特性，表明解析模型可以提供载体翘曲的快速一阶估计，而FE仿真则需要对由聚合物层与硅基板之间CTE失配引起的芯片变形进行更详细的分析。Huber等人通过实施标准化的三点支撑测量系统来改善FO封装中大尺寸晶圆的翘曲表征，以最小化重力效应并使仿真结果与实验测量更好地对齐。为提高建模效率，Chen等人提出了一种基于Uflyand-Mindlin板理论的新型混合规则，以高效仿真受弯曲和扭曲效应作用的复杂扇出芯片贴基板（FOCoS）结构。该混合规则显著减少了计算时间，同时保持了10 μm以内的精度。Wu和Wong引入了一种经经验数据校准的动态FE模型，以模拟FOWLP背面研磨过程中的残余应力和晶圆翘曲。该框架准确预测了研磨后的变形，并确定了导致封装翘曲的关键工艺参数。

除了翘曲控制外，焊点在热循环下的热机械可靠性仍然是决定封装整体鲁棒性的关键因素。热循环引起的焊点失效仍然是先进电子封装中的主要可靠性问题。循环温度变化会引起由封装材料之间CTE失配产生的重复机械应力，这可能引发疲劳损伤并促进焊点内的裂纹形核和扩展。Shao等人结合了计算流体动力学（CFD）和有限元分析（FEA）仿真，研究了加速热循环与2.5D封装功率循环结果之间的相关性。结果用于推导提高疲劳寿命的设计优化策略。Gao和Kwak提出了汽车微电子中焊点的疲劳寿命预测模型，结合实验翘曲测量、Moiré干涉测量和FE仿真，评估了球栅阵列（BGA）加倒装芯片互连和超薄小外形封装（TSOP）加BGA等复杂配置的可靠性。O等人使用基于FEM的仿真量化了高带宽存储器（HBM）封装中界面的可靠性，引入了一种同时考虑热和湿效应的新可靠性指数，以准确预测裂纹萌生和失效循环数。Park等人研究了RDL设计对热循环下晶圆级封装机械应力和电气性能的影响。结果表明，RDL图案产生的局部应力会移动参考电压并降低电路可靠性。Akhtar等人通过整合人工智能与FEA数据推动了该领域的发展，证明卷积神经网络（CNN）可以从仿真输出中自动提取与蠕变相关的变形特征。与常规手动后处理方法相比，该方法显著提高了汽车发光二极管（LED）和表面贴装器件（SMD）封装中焊点寿命预测的精度和效率。

扇出封装（图2）支持高互连密度，并能在紧凑的占地面积内集成多个元件。FOWLP和FOPLP的翘曲机制已被广泛表征。然而，文献中关于高性能计算和AI应用相关的大面积架构（>45 × 45 mm2）中翘曲控制与焊球热可靠性耦合挑战的信息有限。为应对这一挑战，本研究开发了一种新型FO-Strip架构，采用RDL优先设计，如图3所示。在ANSYS中构建了三维有限元模型，使用RDL的等效材料表示方法，评估了包含32.4 × 25.4 × 0.4 mm3芯片的FO封装中的翘曲和焊球热机械应力。通过将预测翘曲与实验测量数据进行比较来验证有限元模型。为量化结构参数对FO封装变形的影响，进行了基于响应面方法（RSM）和Box–Wilson中心复合设计（CCD）的试验设计（DOE）。所提出的框架能够对结构参数在代表性热循环条件下对封装翘曲的主效应和交互效应进行系统评估。所得响应面为优化高性能应用中大面积FO封装的机械可靠性和结构完整性提供了有用的指导。

**小节摘要**

**条带级扇出封装制造**：FO-Strip制造流程包括两个主要阶段：(i) 第一级扇出条带制造和(ii) 在有机基板上的第二级组装（图3(a)–(f)）。在第一阶段，在240 mm × 77.5 mm的临时玻璃载体上构建了三层重布线网络，以将芯片焊盘连接到未来的BGA位点。该工艺涉及低温光介电钝化层的旋涂和光刻图形化、导电种子层的沉积……

**材料特性**：表II总结了FO贴基板封装主要组件的模拟热机械特性。该材料系统的选择基于其与FO-Strip工艺及大批量制造的兼容性。Cu/聚酰亚胺RDL支持细间距布线，而EMC和底部填充料提供结构支撑并减少互连上的热机械载荷。有机基板还比硅……

**设计参数敏感性分析**：为改善FO-Strip扇出封装的翘曲行为和焊点可靠性，并为最佳设计决策提供定量依据，采用了RSM技术来探索关键设计因素与关键可靠性响应之间的关系。构建了一个二阶多项式回归模型来近似仿真输出，不仅捕捉了每个变量的线性效应和二次效应，还捕捉了它们之间的交互效应。

**结论**：本研究开发并验证了一种针对新型FO-Strip扇出封装的全面热机械建模与优化框架，该封装采用die-last架构和具有5 μm/5 μm线宽/间距配置的细间距重布线层（RDL）。该封装由36.5 mm × 29.5 mm的三层RDL FO结构组成，安装在50 mm × 50 mm的有机基板上，通过焊球阵列和底部填充材料互连。详细的三维有限元模型……

**CRediT作者贡献声明**：Meng-Kai Shih：撰写——审稿与编辑，撰写——初稿，方法论，调查，形式分析，概念化。Bo-Rui Ding：验证，形式分析，数据整理。Wei-Han Chen：验证，项目管理。I-Hung Lin：资源，概念化。

Tom Ni：监督指导、经费申请。Chung-Chih Lin：监督指导。利益冲突声明：作者声明以下财务利益/人际关系，这些可能被视为潜在的利益冲突：Meng-Kai Shih报告称，本工作获得了国家科学技术委员会的财务支持。如有其他作者，他们声明没有已知的、可能对本文所报告的工作产生影响的竞争财务利益或个人关系。致谢：本工作由国家自然科学基金委（NSTC）资助，项目编号为 NSTC-112-2221-E-150-037-MY3 及 NSTC 114-2622-E-110-004。此外，我们在标本制备过程中获得了鸿海科技集团的鼎力支持，对此深表感谢。Meng-Kai Shih | Bo-Rui Ding | Wei-Han Chen | I-Hung Lin | Tom Ni | Chung-Chih Lin 台湾台南，中华民国，国立成功大学工程学院