中国方案写入国际RISC-V指令集标准！交大团队主导RISC-V指令集实现历史性突破

　　

引语：上海交大IPADS团队历时七年，实现国内机构在RISC-V核心标准制定上“零的突破”。

 2026年8月31日，由上海交通大学并行与分布式系统研究所（IPADS）团队（杜冬冬、杨璧丞、夏虞斌、陈海波等）主导推进的SPMP（特权态物理内存保护）指令集标准^[1]，正式通过RISC-V国际基金会董事会审议，获批合入RISC-V指令集架构（ISA）标准。这是RISC-V国际基金会自2015年成立以来，首个由中国本土团队从零起步、自主发起并完整主导的ISA标准特性^[2]。

图1：RISC-V国际基金会于 2026年8月31日正式宣布SPM指令集标准合入
（时任工作组主席为IPADS博士：杨璧丞）

指令集架构（ISA）的重要意义

要理解这一成果的分量，首先需要了解什么是指令集架构（ISA）。ISA是处理器与软件之间的接口规范：它定义了芯片能够执行哪些指令、如何访问内存、如何进行安全隔离等最基础的行为。可以这样理解：操作系统、编译器、应用程序都建立在ISA之上，芯片设计厂商也必须按照ISA的规范来设计处理器。

谁掌握了ISA的定义权，谁就掌握了整个芯片生态的入口。

过去几十年，主流ISA（如x86、ARM）均由国外企业主导。x86由英特尔定义，ARM由ARM公司定义。这意味着，无论是芯片设计还是软件开发，都必须围绕这些既有的规范来进行，中国产业界和学术界长期处于“使用标准”而非“定义标准”的位置。

从“使用标准”到“定义标准”：中国芯片产业的关键一步

RISC-V作为一种开源、开放的新兴ISA，为全球芯片产业提供了不同于x86和ARM的第三条道路。它允许任何机构参与标准制定，这为中国在最底层规范上争取话语权提供了难得的历史机遇。然而，在SPMP获批之前，RISC-V的所有核心标准几乎均由海外机构主导。以2026年为例，除SPMP外，其余获批的ISA扩展均来自海外团队（Sifive、Meta、高通等）。中国在芯片实现层面（如香山高性能开源芯片）已取得长足进步，但在ISA标准制定这一顶层领域仍属空白。

SPMP指令集标准的正式合入，一举打破了这一格局。

这意味着，今后全球任何一家厂商在设计RISC-V芯片时，都可以选择遵循由中国团队主导制定的安全隔离规范。这标志着中国在国际芯片核心标准的话语权上实现了历史性跨越：从被动接受规则，到主动参与制定规则。

图2：RISC-V SPMP通过BoD审议，被正式合入RISC-V指令集。

七年攻关：把中国方案推向国际标准化终点

这一成果并非一蹴而就。

2019年9月23日，上海交大IPADS团队在陈海波教授带领下，向RISC-V社区提交了SPMP的架构设计初稿。此后近七年时间里，团队全程牵头，经历了多轮严格的技术审查、方案修订和社区讨论，其间还应对了复杂的国际形势变化。

最终，历时近 2500多个日夜的长跑，IPADS团队最终将这一来自中国的核心指令集架构设计，成功推向国际标准化终点。

广泛认可与落地：从社区荣誉到国产芯片应用

在传统通用处理器中，操作系统依赖于页表机制来管理内存，确保不同应用之间的安全隔离。页表基于多级索引结构，处理器每次内存访问都需要经过页表的多级查询，每一级都要从内存中读取页表项，最终完成虚拟地址到物理地址的转换并确认权限。虽然灵活，但代价是多次内存访问带来高延迟，实时性难以保证，同时页表硬件和缓存也消耗较大的面积与功耗。想象一个大型园区，访客需要凭门禁卡进出特定区域。页表就相当于园区采用的一套多层级索引系统：访客先到总服务台查园区总索引确定楼栋，再到对应楼栋查分索引确定楼层，最后到楼层确认具体房间。每次都要层层查询，效率极低。

而在AI芯片、车载芯片、智能终端、工业控制器等场景中，它们更像一个固定布局的封闭园区，功能区域事先划定。再配备一套庞大的多级索引系统，无异于杀鸡用牛刀了。

SPMP的做法则完全不同。它不查“索引”，只看“门牌”：即芯片内部的一组“便签条”。每条便签直接记录一块物理地址区域的起始地址、长度和访问权限。处理器访问内存时，只需一次检查寄存器即可当场决策，无需任何多级地址转换和内存查询，从而在极小的硬件面积和功耗下实现灵活的安全隔离。这项设计恰好弥补了RISC-V在终端侧“高安全、轻量级”场景下的短板，为人工智能、自动驾驶、工业物联网、智能穿戴等对功耗和面积敏感的设备提供了可靠的安全底座。

SPMP的技术价值在国际社区中获得了高度认可：入选RISC-V国际基金会2021年度安全亮点特性；被Linux基金会列为2023年度四大RISC-V安全进展，也是当年我国唯一入选项目。在芯片应用方面，已在香山（中科院开源高性能RISC-V处理器）、芯来（国产RISC-V IP厂商）等国产芯片上获得部署与应用。

从“跟跑”到“并跑”：下一页将由更广泛的中国力量书写

从2019到2026，从提出概念到成为全球标准，上海交通大学IPADS团队用近七年的创新与坚守，在RISC-V ISA演进史中写入了第一笔来自中国的贡献。我们期待，下一页，将由更广泛的中国学术界与产业界共同书写。

RISC-V国际基金会董事会成员、中科院计算所副所长包云岗研究员特别发来祝贺：祝贺上海交大团队！历经七年不懈攻关，成功推动SPMP通过多轮严格审核，正式获批成为RISC-V国际协会官方标准。这是中国机构首次从零起步、自主发起并完整主导RISC-V扩展标准的制定，意义积极而深远——不仅显著完善了RISC-V安全体系架构，也为国内机构深入参与国际标准制定树立了鲜活范例与宝贵信心。期待未来，越来越多由我国机构发起的RISC-V扩展标准，为全球RISC-V生态建设贡献中国智慧。

团队核心成员简介

杜冬冬，上海交通大学副研究员/博导。主要研究方向为：操作系统与体系结构，Agent系统基础设施。此前主要围绕智能终端操作系统、操作系统关键技术、体系结构与软硬件协同、以及云原生计算等方向展开工作。研究成果发表在SOSP、OSDI、ASPLOS、ISCA、HPCA、MICRO、TOCS等国际著名会议和期刊（以第一作者/通讯作者身份）。其中，一系列成果已经在工业界和开源社区得到广泛应用。

杨璧丞，上海交通大学并行与分布式系统研究所（IPADS）博士，主要研究方向为操作系统与体系结构，围绕内存管理、缓存一致性、异构计算与可信执行环境开展研究。研究成果发表于 MICRO、SoCC、TOCS 等国际学术会议和期刊。现任 RISC-V 国际基金会 SPMP 工作组主席，参与 RISC-V SPMP 的规范设计与开源实现，负责工作组的技术协调和标准推进，推动特权态物理内存隔离机制的标准化；理想汽车软件研发专家，参与自研 AI 芯片与操作系统的软硬协同设计。

夏虞斌，上海交通大学教授/博导，国家级青年人才，ACM杰出会员，CCF杰出会员。主要研究领域包括操作系统、体系结构、AI，重点探索模型原生操作系统，以及面向交叉行业的智能体系统。在 OSDI、SOSP、EuroSys、USENIX ATC、ASPLOS、ISCA、MICRO、HPCA 等高水平国际学术会议与期刊发表论文100余篇。与团队开发的系统包括手机智能体框架 MobiAgent，RISC-V平台的可信执行环境系统蓬莱等。

陈海波，上海交通大学特聘教授、人工智能操作系统研究院院长、开源鸿蒙项目群技术指导委员会创始主席、国家杰出青年基金获得者、ACM Fellow、CCF会士、IEEE Fellow。主要研究领域为操作系统、分布式系统与系统安全，研究成果通过产学研深度结合被应用到数十亿设备，产生了广泛的学术与产业影响。曾获中国计算机学会科技进步特等奖、陈嘉庚青年科学奖（信息技术科学奖）、中国青年科技奖、教育部技术发明一等奖、全国优秀博士学位论文奖等。目前担任ACM SIGOPS首位非北美学者主席、ACM旗舰杂志Communications of the ACM首位中国学者编委与领域共同主席、ACM EuroSys 2025程序委员会共同主席。研究工作还获得了华为卓越贡献个人奖、 SOSP、ASPLOS、FAST、EuroSys、VEE等最佳论文奖以及DSN“时间检验奖”、CACM研究亮点与封面文章等。按照csrankings.org的统计，其近十年在操作系统领域顶会SOSP/OSDI上发表的论文数居世界第一。主持撰写的《现代操作系统：原理与实现》获得了2020年度“最受读者喜爱的IT图书奖”与2022年上海交通大学优秀本科生教材奖（新版更名为《操作系统：原理与实现》）、以及机工科技--2023年度计算机领域十大好书，被高校、科研机构与企业广泛采用。

[1] RISC-V SPMP指令集扩展：https://github.com/riscv/riscv-spmp/releases/tag/v1.0

[2] RISC-V历史ratified 的指令集扩展：https://riscv.atlassian.net/wiki/spaces/HOME/pages/16154732/Ratified+ISA+Extensions

[3] Erhu Feng, Xu Lu, Dong Du, Bicheng Yang, Xueqiang Jiang, Yubin Xia, Binyu Zang, Haibo Chen. Scalable Memory Protection in the PENGLAI Enclave. The 15th USENIX Symposium on Operating Systems Design and Implementation, 2021.

[4] Bicheng Yang, Yuanpei Wu, Rongchuan Liu, Dong Du, Yubin Xia, Binyu Zang, and Haibo Chen. 2026. Making Hardware Features Bespoke: Operating System Support for Bes-Mode Processes. ACM Trans. Comput. Syst. 44, 3, Article 20 (August 2026), 29 pages. https://doi.org/10.1145/3802921

[5] RISC-V vSPMP指令集扩展：

https://github.com/riscv/riscv-spmp/blob/main/spmp-for-hyp/rv-spmp-for-hyp-spec.pdf

[6] Shangjie Pan, Xuanyao Peng, Zeyuan Man, Xiquan Zhao, Dongrong Zhang, Bicheng Yang, Dong Du, Hang Lu, Yubin Xia, and Xiaowei Li. 2025. Dep-TEE: Decoupled Memory Protection for Secure and Scalable Inter-enclave Communication on RISC-V. In Proceedings of the 30th Asia and South Pacific Design Automation Conference (ASPDAC '25). Association for Computing Machinery, New York, NY, USA, 454–460. https://doi.org/10.1145/3658617.3697763

作者：

计算机学院

供稿单位：

计算机学院（网络空间安全学院、密码学院）