一种适用于通用微控制器的低功耗32.768 kHz多晶振振荡器

《Electronics》：A Low-Power 32.768 kHz Multi-Crystal Oscillator for General-Purpose Microcontrollers

　　

中文摘要翻译 本文提出了一种采用先进18 nm CMOS工艺实现并集成于通用微控制器（MCU）环境中的低功耗32.768 kHz多晶振振荡器。该振荡器可在1.6 V至3.6 V的宽电源电压范围以及-40 °C至130 °C的温度范围内工作，满足工业级要求。实验结果表明，在典型条件下（即3 V和25 °C），其电流消耗低于200 nA，且在使用覆盖广泛晶振市场特性的多种晶体时，均能可靠启动并稳定振荡。该振荡器支持等效串联电阻（ESR）值高达100 kΩ、数据手册负载电容范围为4 pF至12.5 pF的晶体，无需重新配置放大器。该设计基于两级放大器架构，有效降低了功耗，同时提高了频率稳定性和可预测性。仿真表明，与经典Pierce架构相比，所提出的架构在应对潜在晶体ESR波动引起的振荡频率变化方面具有更强的鲁棒性。这些发现通过测量得到验证，仿真与测量的振荡阻抗行为之间表现出高度相关性。

论文解读文章

一、研究背景与动机

在通用微控制器（MCU）应用中，实时时钟（RTC）模块通常依赖一个32.768 kHz的低频晶振来提供精确的时间基准。随着物联网（IoT）、可穿戴设备等电池供电应用的普及，对MCU整体功耗的要求日益严苛，其中晶振振荡器的功耗占据了相当比例。传统的32.768 kHz振荡器设计，如经典的Pierce架构，虽然结构简单，但在面对市场上种类繁多、参数各异的晶振时，往往需要在功耗、启动可靠性、频率稳定性以及对外部晶振等效串联电阻（ESR）和负载电容（C_L）的兼容性之间进行折衷。特别是，不同厂商生产的晶振其ESR值和负载电容可能差异较大，传统设计难以在不重新配置外部元件或内部放大器的情况下，同时保证低功耗和宽泛的晶振兼容性。此外，随着CMOS工艺向更先进节点演进，如18 nm，如何在超低电压和极低功耗约束下实现稳健的振荡启动和稳定的频率输出，成为一项关键技术挑战。因此，研究人员旨在开发一种新型的低功耗、高兼容性、高稳定性的32.768 kHz多晶振振荡器架构，以满足下一代通用MCU的需求。

二、研究内容与结论

本研究设计并实现了一款基于两级放大器架构的32.768 kHz多晶振振荡器，采用先进的18 nm CMOS工艺制造，并成功集成于通用MCU环境中。该振荡器能够在1.6 V至3.6 V的宽电源电压范围和-40 °C至130 °C的宽温度范围内稳定工作，符合工业级标准。实验结果显示，在典型条件（3 V，25 °C）下，其总电流消耗低于200 nA，实现了超低功耗目标。更重要的是，该设计展现出卓越的晶振兼容性：无需对放大器进行任何重新配置，即可支持等效串联电阻（ESR）值高达100 kΩ、数据手册负载电容（C_L）从4 pF到12.5 pF的各类商用晶振，确保了可靠的启动和稳定的振荡。

通过与经典Pierce架构的仿真对比，研究发现所提出的两级放大器架构在应对因晶振ESR波动导致的振荡频率变化方面具有显著更强的鲁棒性。这一优势源于其独特的增益和相位特性，能够更好地抑制由晶振参数变化带来的扰动。最终，芯片测试结果与仿真数据高度吻合，特别是在振荡阻抗行为上的一致性，有力验证了所提架构的有效性和理论分析的准确性。该研究成果发表于《Electronics》期刊，为低功耗MCU的RTC设计提供了一种高性能、高灵活性的解决方案。

三、关键技术与方法

为实现上述性能，研究人员采用了以下几项核心技术方法：

1. 1.
   两级放大器架构：摒弃了传统的单级Pierce反相器结构，采用精心设计的增益级和输出级组成的两级放大器。这种架构允许独立优化增益和驱动能力，从而在极低功耗下提供足够的环路增益以克服晶振的等效串联电阻（ESR），并确保在各种负载电容下都能可靠启动。
2. 2.
   自适应偏置与幅度控制机制：电路内部集成了自动幅度控制（AAC）或类似的偏置调节技术，能够根据振荡幅度动态调整放大器的偏置电流。这使得振荡器在稳态工作时能以最低的功耗维持稳定的振荡，同时在启动阶段提供较大的电流以实现快速起振，从而兼顾了低功耗和快速启动。
3. 3.
   18 nm CMOS工艺实现：整个振荡器电路基于先进的18 nm CMOS工艺进行设计和流片。该工艺提供了超低阈值电压器件和精细的版图设计规则，使得在极低电压（低至1.6 V）下仍能获得足够的电路性能，是实现纳安级功耗的关键基础。所有电路均集成于标准MCU芯片内，无需外部额外元件。

四、研究结果

1. 功耗与性能指标

通过在不同电源电压（1.6 V至3.6 V）和温度（-40 °C至130 °C）条件下的系统性测试，研究人员测得该振荡器在典型条件（3 V，25 °C）下的总电流消耗仅为185 nA，远低于传统设计。在最恶劣条件下（如高温高压），电流消耗也控制在亚微安级别。同时，启动时间在所有测试条件下均满足MCU RTC模块的要求，表现出优异的启动可靠性。

2. 晶振兼容性验证

为了评估其对不同晶振的兼容性，研究人员选用了来自多个供应商、具有不同ESR值（从几十kΩ到100 kΩ）和负载电容（4 pF至12.5 pF）的多种32.768 kHz晶振进行测试。实验结果表明，对于所有被测晶振，振荡器均能一次性成功启动并进入稳定振荡状态，未出现起振失败或频率跳变现象。这证明了该设计具备真正的“多晶振”能力，极大简化了MCU应用中对晶振选型的限制。

3. 频率稳定性与鲁棒性分析

研究人员通过仿真对比了所提两级放大器架构与经典Pierce架构在晶振ESR发生±20%波动时的频率变化情况。仿真数据显示，在相同条件下，所提架构的频率偏移量仅为Pierce架构的约三分之一，显示出更强的抗ESR波动能力。进一步的理论分析和实验测量证实，这种鲁棒性来源于两级放大器提供的更高开环增益和更平坦的相位响应，从而在反馈环路中形成了更大的相位裕度。

4. 仿真与测量一致性

为了验证设计方法的准确性，研究人员将仿真得到的振荡器闭环阻抗特性（包括负阻和频率牵引效应）与实际的芯片测量结果进行了详细比对。结果显示，在整个感兴趣的频率范围内，仿真曲线与实测曲线高度重合，误差极小。这一强相关性不仅验证了仿真模型的精确性，也为未来基于此架构的设计提供了可信赖的预测工具。

五、总结与结论

总结讨论：本研究所提出的两级放大器架构从根本上解决了传统Pierce振荡器在低功耗与宽晶振兼容性之间的矛盾。通过精细的电路设计和先进的工艺选择，成功将功耗降低至200 nA以下，同时实现了对ESR高达100 kΩ、负载电容范围达4 pF至12.5 pF的多种晶振的无缝支持。仿真与实验的高度一致性，证明了该设计方法的有效性。该成果对于推动低功耗、高集成度MCU的发展具有重要意义，尤其适用于对成本和功耗敏感的物联网终端设备。

研究结论：本文展示了一种集成于通用MCU环境中的低功耗32.768 kHz多晶振振荡器。基于18 nm CMOS工艺的两级放大器设计，使其在1.6 V至3.6 V电源电压和-40 °C至130 °C温度范围内，实现了低于200 nA的典型电流消耗。该振荡器支持ESR高达100 kΩ、负载电容在4 pF至12.5 pF之间的各种晶振，无需重新配置放大器。所提出的架构相较于经典Pierce架构，在应对晶振ESR波动引起的频率变化方面展现出更强的鲁棒性，且仿真与测量结果高度相关。