采用场板-体双耗尽结构的厚层SOI高压pLDMOS背栅效应机理及抑制方法

《IEEE Transactions on Electron Devices》：Back-Gate Effect Mechanism and Mitigation in High-Voltage Thick-Layer SOI pLDMOS Using a Field Plate-Bulk Dual Depletion Structure

　　

摘要：

研究了背栅效应对高压厚层p沟道横向扩散MOSFET（pLDMOS）击穿电压（BV）的影响，并分析了背栅效应对实现低比导通电阻（Ron,sp）所提出的设计挑战。提出了一种具有场板-体双耗尽（FP-BD）结构的新型pLDMOS。通过在漂移区实施梯度掺杂剖面形成埋层N体层，该结构实现了体层与表面场板之间的双耗尽。这产生了类RESURF电场分布，将表面电场从单峰分布转变为双峰分布。实验结果表明，当背栅-源电压从0扫到?200 V时，所提出的FP-BD pLDMOS的BV仅降低12.0%，而传统器件降低48.2%。此外，该结构在283.1 V的BV下实现了Ron,sp仅为21.04 mΩ?cm2的极低比导通电阻，相比RESURF条件降低了57.8%。与标准工艺平台高度兼容的该FP-BD结构，为高压厚层SOI器件提供了有效的性能优化方案。

I. 引言

SOI技术因其优越的闩锁免疫性、优异的隔离特性和高集成密度而在各种电源驱动电路中得到广泛应用[1], [2], [3], [4], [5], [6]。p沟道横向扩散MOSFET（pLDMOS）是SOI BCD平台中的一种重要器件类型[7], [8]。在实际应用中，pLDMOS的栅极、源极和体连接到VSS，而背栅接地，漏极电压在0 V和VDD之间摆动，这等效于在背栅上施加负电压。等效背栅电压（Vback）影响漂移区的电荷分布，显著影响器件性能，这被称为背栅效应[9], [10], [11], [12], [13]。