单门并行多比特纠缠：室温氮空位中心量子寄存器上的四比特GHZ态高速生成

《Nature Nanotechnology》：Single-gate, multipartite entanglement on a room-temperature quantum register

　　

多体纠缠（multipartite entanglement）是量子系统的重要方面，用于执行量子算法、实现纠错和获得量子增强传感。在以金刚石氮空位（nitrogen-vacancy, NV）中心为代表的固态量子寄存器中，纠缠态通常通过对中心电子与各个核自旋量子比特依次施加两两门来制备。这种顺序方法速度慢且存在串扰误差。研究人员展示一种并行化多量子比特纠缠门，利用室温NV中心在仅14.8 μs内生成四量子比特Greenberger–Horne–Zeilinger（GHZ）态，比两组分门序列快约十倍，且接近由超精细耦合频率设定的基本极限。所有核量子比特子集上的并行三量子比特门也得以实现。纠缠态通过测量多量子相干（multiple quantum coherences, MQC）验证。四量子比特并行门保真度为0.92(4)，而顺序四量子比特门保真度仅0.69(3)。该方法可推广至其他固态平台，并为实用器件中纠缠的可扩展生成与控制奠定基础。

论文《Single-gate, multipartite entanglement on a room-temperature quantum register》发表在《Nature Nanotechnology》。研究背景方面，固态材料中的量子寄存器是量子网络、量子信息处理与量子传感的基础。金刚石中的氮空位（nitrogen-vacancy, NV）中心是最成熟的固态量子寄存器，其电子自旋可在室温下初始化与读出，并用于控制周围¹³C核自旋量子比特。核自旋因旋磁比小而与环境影响弱耦合，相干时间长，适合作为存储量子比特。为延长电子自旋相干时间，通常采用动力学解耦（dynamical decoupling, DD）序列，使电子与噪声解耦，同时实现对核量子比特的初始化、控制和读出。

目前存在的问题是，传统DD序列通常针对单个核自旋校准以产生两组分纠缠，多核纠缠需要长时序的两两门，速度慢且因寄存器内始终存在的自旋-自旋相互作用而产生串扰误差。强耦合寄存器虽可用频率选择性条件电子脉冲实现多量子比特门，但天然稀少、需人工工程化或筛选，可扩展性受限于强且间隔大的耦合。弱耦合寄存器虽可支持更大寄存器以增强纠错与组网能力，但顺序DD导致不实用的门时间与误差。因此，亟需一种在室温弱耦合系统中高效生成多体纠缠的方法。

研究人员开展的研究是：利用DD序列中固有的串扰，设计单条DD序列，使多个弱耦合¹³C核量子比特同时产生条件旋转，每个旋转在局部等价于CNOT门，从而在室温NV中心上用单门生成电子加三个核量子比特的四比特GHZ态，并用多量子相干（multiple quantum coherences, MQC）验证。

关键技术方法包括：一，DD谱学，通过在k=1与k=2阶扫描单元脉冲时间t识别核自旋共振并提取超精细耦合；二，纠缠度量框架，用M-qubit entangling power ε_p,M与Makhlin不变量G₁^(?)设计使多个核自旋满足(???₀·???₁)^(?)<0的并行DD参数；三，MQC验证，只测电子自旋即可由P(|0?_e)=1/2(1+cos(Lφ?δ_L))判断纠缠核量子比特数L；四，保真度评估，重复施加纠缠门并用去极化信道模型分离SPAM误差与门误差。样本为天然丰度¹³C的IIa电子级合成金刚石上单个NV中心，室温338 G磁场下实验。

研究结果如下。

多体纠缠与DD：研究人员说明DD由电子π脉冲与自由演化组成，t决定共振阶数k。一阶共振通常因重叠被忽视，但正是并行门理想区。当多个核量子比特在同一t下满足(???₀·???₁)^(?)<0，单条DD序列即成最大多体纠缠器，实验中三个¹³C核q₁、q₂、q₃在并行阶同时满足，四比特纠缠功率达ε_p,4=0.993。

用MQC验证纠缠：研究人员将MQC电路改为仅测电子，先以两组分Bell态验证方法，对q₁、q₂、q₃均得到L=1单频信号，证明两组分纠缠且无额外纠缠。多体情形中，并行门与顺序门都需在前级加局部门以补偿串扰或匹配几何；L=2时并行三门与顺序三门均可生成三体纠缠，但顺序门时间长近50%。L=3时并行四比特门快约十倍，MQC频率为L=3，顺序门却偏移为L=2.6(2)，反映顺序门保真度更低。

纠缠门保真度：研究人员用重复门加Z投影近似态保真度。两组分平均门保真度G₂^avg=0.96(1)；三量子比特并行G₃^para=0.83(9)优于顺序G₃^seq=0.78(8)且快近两倍；四量子比特并行G₄^para=0.92(4)，顺序仅G₄^seq=0.69(3)。并行四比特门14.8 μs，接近垂直超精细耦合A_⊥≈60 kHz所设极限。

通用性与扩展：研究人员模拟500个随机弱耦合NV-核寄存器，发现多数支持L=2与L=3并行纠缠，部分可达四或五个核量子比特；并行门时间随L几乎不变，顺序门线性增长，加速比随L扩大。实验点落在模拟分布内，未来可筛得L=4或L=5以支持容错。

讨论与结论翻译：研究人员在结论中指出，该方法解决了中心自旋系统量子控制的主要难题，把星型拓扑的固有串扰转化为并行纠缠优势，比顺序门快一个数量级且更抗串扰。与强耦合方案不同，并行门速度不受需分辨平行超精细耦合A_∥限制。该框架适用于金刚石其它色心、碳化硅与硅平台，同位素工程可优化并行核集合。四比特并行门保真度0.92(4)可与离子阱、中性原子前沿系统相比，限制主要来自NV室温SPAM误差，低温或重复读出可改善。该成果直接推进纠缠增强量子传感至海森堡极限，并为室温容错与光互联量子网络中的大码距纠错提供电路效率基础。

结论原文浓缩翻译：研究人员展示了一种快速、高效、高保真生成大尺度纠缠态的方法，解决了金刚石NV类等中心自旋系统的量子控制难题。始终存在的量子比特耦合导致不可避免串扰，仅用两两门的操作会变得不切实际地长；而研究人员的方法直接利用中心自旋系统的星型拓扑，实现比顺序方案快一个数量级且更免疫串扰的并行纠缠门。并行门速度不受分辨A_∥需求限制，四比特门14.8 μs接近A_⊥倒数极限。该并行纠缠框架可推广至金刚石其它缺陷、碳化硅与硅系统；四比特门保真度0.92(4)媲美离子阱与中性原子先进系统；限制主要来自室温SPAM，可经低温、重复读出、荷电转换或动态核极化缓解。研究直接影响依赖高保真GHZ态的量子增强传感，并为室温容错及低温光分发寄存器间的大量子码实现提供可能。