基于铁电栅控可重构二硫化钼双栅晶体管的逻辑内脉冲神经网络（SNN-in-Logic）架构

《Nature Electronics》：A spiking neural network-in-logic architecture based on reconfigurable molybdenum disulfide dual-gate transistors with ferroelectric gating

　　

高效处理高维感知数据是现代电子学的一项挑战，因为神经形态系统通常不加区分地处理所有输入特征，导致神经元过度激活和能耗过高。关键问题在于缺乏一种硬件机制，能够在神经形态计算之前于前端抑制与任务无关的信息，并保持可重构性。本文报道了一种脉冲神经网络-逻辑（spiking neural network-in-logic, SNN-in-logic）计算平台，其中前端逻辑与脉冲神经网络协同设计，在脉冲产生之前于硬件层面执行任务定向的输入选择，从而减少不必要的神经元激活。为实现该平台，研究人员开发了基于双栅二硫化钼器件并集成铁电二氧化铪锆层的可重构场效应晶体管。这些晶体管在统一器件平台内支持逻辑、突触和神经元基元。采用后端（back-end-of-line）兼容工艺制备的可重构晶体管被组织为可重构瓦片（tile），其角色可在不同任务间重新分配，从而使逻辑驱动的输入选择能够重塑下游脉冲神经网络的有效规模。该计算架构使用Modified National Institute of Standards and Technology（MNIST）和Street View House Numbers（SVHN）基准进行了验证，并使用真实多任务推理评估了其随任务相关输入复杂度变化的系统级能耗缩放特性。

**研究背景与问题。**随着数据密集型感知与计算负载的增长，高效信息处理成为核心挑战。脉冲神经网络（spiking neural network, SNN）因事件驱动计算和低功耗特性具有潜力，但在处理包含高冗余的高维输入时，仍会产生大量不必要的神经元激活，导致能量损耗。已有的降维、滤波和稀疏网络设计等网络内预处理手段通常需要先处理整个输入，无法从根本上解决冗余输入与神经元之间的无效交互。将传统冯·诺依曼逻辑与非冯·诺依曼SNN结合，能够以低开销实现数据调理，使SNN仅处理任务相关特征，从而减少冗余计算。然而，逻辑、突触和神经元功能通常依赖不同的器件结构，跨任务的动态硬件重分配难以实现。已有基于二维半导体和铁电介质的可重构神经形态器件仍缺乏可在制造兼容框架下统一这些功能的单器件方案。为此，研究人员提出并实现了一种逻辑与SNN协同设计的可重构计算架构。该成果发表在《Nature Electronics》。

**主要技术方法。**研究人员采用化学气相沉积在蓝宝石衬底上生长英寸级单晶单层二硫化钼（MoS₂）；将原子层沉积的Hf_0.5Zr_0.5O₂（HZO）与2 nm Al₂O₃界面层集成于双栅金属-铁电-绝缘体-半导体（MFIS）背栅结构；器件制备采用后端兼容工艺；通过脉冲宽度调节区分神经元与突触工作模式；使用SpikingJelly框架构建SNN，并在MNIST、SVHN和DVS128 Gesture数据集上验证；系统级能耗评估采用器件标定的瓦片级能耗模型。

**Reconfigurable device for SNN-in-logic。**研究人员将单层MoS₂沟道与铁电HZO栅堆叠集成，构建双栅可重构场效应晶体管（dual-gate reconfigurable field-effect transistor, DG-RFET）。顶栅和背栅分别控制逻辑与神经形态功能，使同一器件在不同偏置条件下可作为逻辑门、神经元或突触使用。原子级厚度和无悬挂键的MoS₂保证了良好静电控制和亚1 nm节点缩放潜力。短背栅脉冲下，瞬态电子积累和去极化场引起快速电流衰减，实现类神经元泄漏整合-发放（leaky-integrate-and-fire, LIF）行为；长背栅脉冲下，Fe-HZO中的电荷俘获产生非易失突触可塑性。该结果从物理机制上验证了逻辑、神经元和突触功能可在同一器件平台内统一。

**High-performance multifunctional DG-RFET。**研究人员对器件阵列进行电学表征，转移特性统计显示平均亚阈值摆幅为82.3 mV dec^?1，中位开态电流为76 μA μm^?1，阈值电压方差为0.001；代表性器件达到近理想开关特性，亚阈值摆幅为63.8 mV dec^?1，开关比大于10⁹，泄漏电流低于10^?13 A。配对脉冲易化实验证实了神经元样时间积分行为；长时程增强和长时程抑制实验显示出良好的线性度、对称性、循环稳定性和保持特性。该结果表明DG-RFET兼具高性能逻辑操作和高效神经形态功能，可用于快速可靠的前端数据过滤和低能耗SNN计算。

**Reconfigurable logic performance。**研究人员将模拟像素强度施加于漏极，将任务相关的二值信号施加于双栅，实现像素级门控。反相器配置在0.01 V分辨率下可忠实保留64个灰度等级，最大增益为27.5，噪声容限超过总范围的85%；在V_DD=0.5 V时，瞬态仿真显示单次反相操作平均能耗为7.521 fJ。通过独立编程顶栅和背栅电压，同一器件可实现AND和OR逻辑门，分别支持基于重合条件的剪枝和基于显著性的剪枝。与已报道的二维材料逻辑电路相比，该器件可在0.1 V低电源电压下工作，并以单个器件实现复杂二输入逻辑门，逻辑门面积较传统设计减少超过50%。

**Physical implementation of SNN。**研究人员利用短脉冲模式实现LIF神经元。电流累积速率依赖脉冲延迟，短延迟可快速达到发放阈值，长延迟则产生类似噪声过滤的响应；神经元发放后可在2 ms内自发复位。长脉冲模式下，同一器件表现为突触，在10,000 s保持测试中维持超过三个数量级的开关比，并可通过动态编程获得64个电导态；长时程增强和长时程抑制的变异系数分别为2.39%和2.24%。基于实验标定参数，研究人员用784–128–10三层SNN在MNIST上达到95.9%的测试准确率，在30%噪声下仍保持93.6%准确率。在SVHN上，五层全连接架构（3,072–1,024–512–128–10）在仿真时间步T=100时达到89%准确率。在DVS128 Gesture动态时空任务上，网络达到89.9%准确率。这些结果表明，纯SNN在更复杂输入下需要更多神经元和更长积分窗口，能耗显著增加，凸显前端逻辑剪枝的必要性。

**Reconfigurable SNN-in-logic for task-dependent energy scaling。**研究人员将DG-RFET组织为16×16可重构瓦片，瓦片可在逻辑、突触和神经元模式间动态分配。对于MNIST任务，配置逻辑瓦片进行前端剪枝后，SNN有效输入从28×28缩减至24×24和20×20，活跃瓦片总数分别减少约15%和36%；20×20时实例化突触权重减少48%，识别准确率仅下降约0.3%。进一步剪枝至16×16会损失任务相关笔划特征，准确率明显下降至94.4%，从而界定出任务相关的最优剪枝区间。在真实交通监控多任务场景中，车辆识别推理能耗从0.29 J降至0.12 J，车牌识别降至0.066 J。随着输入分辨率升高至216,216像素彩色图像，传统SNN能耗急剧增长，而SNN-in-logic架构通过前端逻辑选择有效输入区域，显著抑制能耗增长。突触模式瓦片数从未剪枝时的880,579降至车辆识别的269,771和车牌识别的94,096，表明能量标度从完整输入维度转移至逻辑裁剪后的有效输入规模。

**讨论与结论。**研究人员认为，与基于固定网络拓扑或算法稀疏化的传统神经形态方法相比，该架构通过任务相关输入直接定义SNN有效规模，减少了硬件中不必要的突触和神经元资源实例化，从而带来显著能耗节省。该工作提供了一种面向任务自适应神经形态计算的可扩展高效硬件框架，尤其适用于不同推理目标下输入相关性复杂多变的感知场景。