面向规模化制造与商业化的硅基亚波长光栅（SWG）技术：从实验室演示到标准化验证、代工集成与全链条落地的挑战、最小报告集及研究机遇

《Advanced Optical Technologies》：Challenges and research opportunities in silicon-based subwavelength grating technologies

　　

硅基亚波长光栅（subwavelength grating, SWG）凭借可工程化设计的等效折射率，能够对光学限制、色散、偏振以及光—物质相互作用进行精确调控，已成为集成光子学中的重要构建单元。然而，SWG的发展仍存在显著挑战，制约了其跨学科应用、商业化以及大规模制造。与以往主要聚焦SWG物理机理与器件性能的综述不同，本文考察从实验室演示走向可扩展制造与商业化的完整路径。研究人员将SWG结构的物理敏感性与实验验证、可制造性设计（design-for-manufacturability, DfM）、工艺监控、光子设计套件开发、测试以及封装等环节贯通起来。研究人员还提出了最小报告集，并给出了面向基准测试、代工认证、设计自动化与商业部署的路线图。本综述明确了推动SWG由单个优化的研究型器件转变为可重复、可制造的光子学组件所需要的发展要素。

**1 引言**

硅光子学使光子集成得以建立在成熟的互补金属氧化物半导体（complementary metal-oxide-semiconductor, CMOS）制造流程之上，SWG则成为该平台中多功能的构建单元，可前所未有地调控光的传播、限制、色散与偏振。但理论预测与实验验证之间长期存在缺口：工艺波动、材料属性与器件性能差异使跨平台的标准设计方法与性能基准难以建立，而SWG的光学性能对结构与尺寸变化、制造缺陷高度敏感，因此可扩展性、性能可重复性与可制造性构成商业化壁垒。本文的独特贡献在于系统考察从SWG物理与器件演示到标准化验证、规模化制造与商业化的完整转化路径，将几何与物理敏感性同可制造性设计、工艺监控、基准测试、代工认证、电子—光子设计自动化、测试与封装的实践需求相连接，并提出最小报告集与技术路线图，而非逐一综述已报道的器件构型。

**2 SWG物理机理**

SWG由段长a、周期Λ周期性排布的硅条构成。当Λ低于第一布拉格阈值（Λ < λ₀/2n_eff）时可支持基布洛赫模传输；在深亚波长区（Λ ? λ₀）可用等效介质近似（effective medium approximation, EMA）将波导等效为实心芯波导，即单轴各向异性介质，其平行与垂直折射率分量n_∥、n_⊥取决于占空比η = a/Λ及硅与包层材料折射率。该一阶等效表达式仅在深亚波长区适用；当周期逼近第一布拉格阈值时，须考虑空间色散、局域场限制与带边现象，转而使用Bloch-Floquet理论，单元内场写为E = u_k(x,y,z)e^?ik_zz，其中u_k以Λ周期重复、k_z为布洛赫传播常数。随机或系统性制造偏差可能将波导推入布拉格区，引发背反射与辐射损耗，且严格仿真的时间开销远高于均匀化模型。EMA的指数不对称性产生强形式双折射Δn_eff = n_TE ? n_TM，提高η即相对提升n_∥、加大TE/TM分裂。决定性能与制造敏感性的几何量为宽度W、周期Λ、段长a、刻蚀深度H与侧壁角θ_SW：W决定横向模限制，宽度偏置直接改变n_eff；Λ与a通过η影响n_eff、群折射率n_g与Δn_eff；H的偏差同时影响n_eff与群色散dn_eff/dλ；θ_SW ≠ 90°破坏垂直反演对称，诱发TE-TM耦合、偏振转换以及有效与群折射率变化。

**3 理论与实验验证的桥接**

实验验证是硅光子学的普遍难点，实际特征尺寸受平台、工作波长、周期、占空比与器件类型影响；1550 nm通信波段的关键尺寸常在约100 nm量级，且多依赖外部代工，工艺波动延长设计周期、抬高成本。表面粗糙度、圆角、尺寸偏差与刻蚀不均违背了EMA关于理想周期结构与清晰界面前提，故设计阶段必须计入这些非理想性，并建立设计—验证—可制造性路线图。须区分最小特征尺寸与尺寸公差：SWG的等效折射率工程可主动降低对宽度变化的灵敏度，例如SWG辅助的偏振分束与旋转器（polarization splitter and rotator, PSR）将波导宽度制造容差较无SWG的同类器件提高约十倍；SWG超材料辅助对称Y结的多模偏振无关3-dB功分器在220 nm SOI、100 nm最小特征与200 nm周期条件下，对Δδ = ±10 nm偏差可在700 nm全带宽保持低附加损耗，±20 nm时仍可用（500 nm内附加损耗低于0.3 dB）。把制造缺陷直接纳入设计的另一途径是制造感知逆向设计，以及在预期制造界限内系统变动关键参数的稳健参数化与敏感性分析。多项目晶圆（multi-project wafer, MPW）通过聚合多课题组设计共享流片，分摊验证成本、加速原型迭代。

**4 标准化与基准测试**

硅光子学缺乏标准化性能指标与基准协议，SWG尤为突出：常规条形与脊形波导已有代工过程设计套件（process design kit, PDK）提供验证器件库与紧凑模型，而SWG普遍缺少标准设计规则、制造指南与共识指标，多数商用与开源PDK对SWG支持有限甚至空白，设计者须逐器件执行自定义电磁仿真与优化。不同课题组结果还因测量条件、工艺与报告方式差异而难以横向比较。主要障碍及影响包括：无统一性能标准导致已知良好芯片（known good die, KGD）良率预测误差；代工数据保密限制逆向设计与器件良率；不同求解器之间缺乏基准，造成Δn_eff约0.01–0.05的发散；PDK碎片化使设计周期达18–24个月（目标约6个月）；测试协议不一且缺少标准可测试性设计（design-for-test, DfT）结构，削弱可重复性；亚微米间距的串扰与热不稳定迫使增大波导间距并以微加热调温，牺牲面积利用率并增加功耗。先进光子联盟（Advanced Photonics Coalition, APC）与IEEE标准协会已启动标准化工作，标准硅光器件的表征、模型验证、工艺认证与数据报告原则可推广至SWG。本文据此提出最小报告集：完整单元几何与材料叠层及色散模型n(λ)、k(λ)与假设工作温度；经SEM、AFM等实测的关键尺寸（critical dimension, CD）与段长偏置、侧壁角、圆角；光刻与刻蚀工艺及包层沉积方式；求解器类型（3D FDTD、RCWA、EME）、网格Δx、Δy、Δz、边界条件与收敛数据；含95%置信区间的插入损耗、传播损耗（dB/cm）、消光比与1-dB/3-dB带宽；波长范围、偏振、温度与包层环境；归一化与去嵌入（参考直波导、TRL校准）；以及针对全局CD偏置、膜厚与过/欠刻的容差分析。

**5 可扩展性与制造挑战**

SWG的规模化制造面临与常规光子集成电路（photonic integrated circuit, PIC）类似的难题：严格的均匀性容差、工艺波动以及可能超出当前代工能力的光刻极限。商用硅光工艺中波导宽度与厚度的6σ变化可超过15 nm，对许多SWG器件而言难以接受，设计—制造之间的鸿沟仍是核心挑战。业界正以计算机视觉与深度学习模型、面向超透镜与超表面的自动化设计—仿真—优化工具缓解该问题；Broadcom、Intel、Cisco等则推动超万个集成光子器件的批量制造。量产实践显示：需自建PDK并通过有意偏移的晶圆量化工艺变异影响；对每片晶圆执行光学晶圆可接受度测试（optical wafer acceptance test, O-WAT）；针对单个芯片开发按性能规格判定通过/失败的光学分选（optical sort, O-SORT）；自研激光源与光纤贴装工具；并定制配备专用光学探针头的探针台，以支持整批晶圆自动光电测试。如此规模的基础设施、专业知识与资本投入，凸显了初创公司、小型企业与学术实验室的进入壁垒。

**5.1 集成架构：单片与混合**

单片集成将光学与电子器件在同一SOI衬底上共同制造，具有低寄生电容、低互连损耗、高能效与高集成密度优势，但须同时优化光子与电子工艺，衬底、流程或平台变更均会影响光学性能；SWG的周期性分段增强了局域相位对温度与金属邻近的敏感性，故加热器与电互连须与SWG芯保持足够间距并通过热仿真确认有效折射率不被局部加热扭曲，这些约束严于均匀条形/脊形波导，应反映于代工设计规则。混合集成解耦光子与电子制造，可采用更简单低成本的光子平台、独立使用先进CMOS并支持多材料异质集成，代价是光电界面寄生效应、封装复杂性以及对芯片—芯片对准、微凸点互连与热管理的苛刻要求，封装与装配往往主导系统成本与制造复杂度。后段（back-end-of-line, BEOL）工艺进一步改变SWG有效折射率、色散与光学限制：以氮化硅为刻蚀停止层、刻蚀至硅芯的深SiO₂沟槽在几何充分优化时单沟槽插入损耗可低于0.09 dB；SiN平台上亦可实现带金属背反射的BEOL非晶硅光栅耦合器。因此BEOL介质与金属必须显式纳入SWG设计流程。SWG还需专用测试访问、校准结构与工艺监控器件以跨晶圆认证性能：不同长度的SWG直波导用于在固定工艺下提取传播损耗与群折射率，SWG端面与SWG光纤—芯片耦合器可用于测量端面反射率与耦合效率。其他关键约束为：刻蚀深度与最小特征规则限制可达占空比与填充因子，从而约束可实现的有效折射率与各向异性；需大量物理表征以理解实际图形与版图的差异；需各代工的随机性晶圆图以抑制工艺波动；BEOL介质材料须谨慎优化，因其改变垂直限制与包层折射率；加热器布局与电路由须避免强局部热梯度，金属邻近会改变局部有效折射率并增大串扰；面向曼哈顿式版图的规则检查（design-rule-checking, DRC）工具在SWG版图上表现不佳，曲线版图则急剧增大版图文件；全包覆的通信与功分类器件可用标准电信级封装，暴露式SWG传感器需气密封装等更严格环境控制。

**5.2 成本与复杂度驱动因素**

SWG器件的商业化还受成本与复杂度限制：PIC的封装、测试与装配约占总制造成本的82%，而SWG的测试与光刻成本可能更高；测试基础设施标准化后测试开销可大幅下降，且在批量足够大、工艺流稳定的前提下，单位面积晶圆制造成本随晶圆订购量增加呈指数下降。单片/混合集成的附加步骤抬高成本、延长时间并推迟延迟上市；定制光学探针与晶圆级测试系统带来显著非重复工程（non-recurring engineering, NRE）费用；提升良率需大量实验设计（design of experiments, DOE）与工艺角表征。PDK开发本身需要大量流片与表征，跨代工可通用的PDK有助于扩大制造规模；多数电子设计自动化（electronic design automation, EDA）工具原为曼哈顿式版图开发，需定制以支持SWG几何及DRC与版图—原理图对比（layout-versus-schematic, LVS）。利用晶圆图数据的容差优化设计与基于标准化光纤—芯片耦合方案的晶圆级测试是提升良率、降低成本的潜在途径。面向SWG的电子—光子设计自动化（electronic-photonic design automation, EPDA）路线图显示，最关键挑战集中于电子与光子协同设计与优化、验证能力增强（后版图仿真、LVS、DfT）以及封装后计入热与力学效应的多物理场系统级分析。

**6 跨学科协作与商业化路径**

SWG已广泛用于传统PIC之外的跨学科领域。无标记生物与化学传感最为活跃：借助工程化光学限制与倏逝场调控增强光—物质相互作用，SWG微环谐振器传感器以及基于SWG的布拉格光栅和耦合SWG波导平台在折射率与环境传感中表现良好。在光通信中，SWG对色散、有效折射率与模态属性的可设计性支撑了高速率波导、光纤光栅耦合器、解复用器及多种无源与有源器件，服务医疗健康、环境监测与数据通信等场景。然而从实验室演示到商用产品仍受制于技术转化，需要高校、研究机构、代工厂与产业界的深度合作（如北美的AIM Photonics、CMC Microsystems、SiEPIC，欧洲的ePIXfab、IMEC、CEA-Leti，亚洲的PETRA、IME、CUMEC）。具备SWG制造能力的代工服务（覆盖SOI、SiN、SiGe、InP以及石墨烯、LNOI等平台）使研究者与企业无需自建产线即可原型、验证与放大。本文相应提出从实验室原型到高批量制造的流程，以及涵盖光刻、工艺均匀性、可制造性设计、原型、测试、封装与成本缩放的整体路线图；其中各阶段应理解为技术成熟度目标而非固定时间表，进展将随材料平台、代工厂与应用领域而异。

**7 结论**

单一器件的高性能不足以确立制造成熟度；SWG还须证明尺寸容差、跨芯片与跨晶圆可重复性、与代工设计规则的兼容性以及在工艺与环境变化下的可靠性能。为此提出的最小报告集覆盖器件几何、制造条件、仿真与测量方法、不确定度与容差分析。未来进展需要SWG专用工艺统计、紧凑模型、参数化单元、工艺监控结构与标准化测试实践，并与制造感知设计、晶圆级验证和EPDA深度融合，以提升良率、缩短开发周期。随着代工服务、设计自动化工具、制造感知设计与产学合作的持续进步，SWG有望从高度定制的研究结构演进为可靠、可复用的光子构建单元，支撑通信、传感、计算、量子技术等领域的更广泛应用。