忆阻器-选择器集成用于高密度存储与存内计算系统的策略与挑战

《Advanced Electronic Materials》：Strategies and Challenges in Memristor-Selector Integration for High-Density Memory and Compute-in-Memory Systems

　　

忆阻器交叉阵列（Memristor crossbar arrays）提供了超高集成密度和出色的面积效率，为数据存储和存内计算（compute-in-memory, CIM）架构（包括神经形态和模拟矢量-矩阵乘法（vector–matrix multiplication, VMM）加速器）构建了一个极具前景的平台。其紧凑的4F²单元面积以及与3D堆叠的兼容性，使得高密度、低延迟的存内计算架构能够缓解冯·诺依曼瓶颈。通过模拟大规模突触网络，这些阵列支持类脑信息处理并降低能耗。然而，大规模实现仍受制于寄生潜行电流（sneak-path currents），该电流会在相邻单元中引发非预期导通，降低读写保真度并增加功耗。本综述对阻变机制和电流-电压特性进行了系统分析，阐明了开关参数与突触功能之间的非线性关系。研究人员评估了最新忆阻器的关键性能指标，突出了向飞焦级（femtojoule-level）开关能量及与生物学可比效率的进展。基于晶体管与基于忆阻器的突触的比较评估，进一步阐明了CIM硬件中的能量-性能权衡。随后，研究人员考察了一晶体管-一忆阻器（one-transistor–one-memristor, 1T1M）和一二极管-一忆阻器（one-diode–one-memristor, 1D1M）架构中的选择器集成策略，重点关注整流强度、阈值非线性、双向可塑性和后端（back-end-of-line, BEOL）兼容性。最终，研究人员将本征双向、可扩展的选择器-忆阻器协同设计视为实现稳健、低功耗忆阻器CIM和神经形态交叉阵列系统的关键路径。

**1 Introduction**

哺乳动物大脑以低于20 W的总功耗实现高效认知功能，其基础是突触连接强度可动态调节的大规模并行网络。突触权重编码了神经元间连接强度，而活动依赖性可塑性使学习与记忆嵌入于信息处理的同一物理基质中。在硬件中复现这一范式成为神经形态工程和存内计算（compute-in-memory, CIM）系统的核心目标。忆阻器将电导状态作为突触权重，通过欧姆电流求和直接在交叉阵列中执行矢量-矩阵乘法（vector–matrix multiplication, VMM），从而打破冯·诺依曼架构中存储与计算的分离。然而，交叉阵列扩展面临潜行电流（sneak-path currents）这一核心障碍：未选通单元形成的非预期路径会降低读写精度、增大功耗并限制可扩展性。为抑制泄漏，需在每个交叉点串联选择器，并在1T1M、1D1M及新兴选择器集成架构中权衡面积、双向性、非线性与制造复杂度。本文系统评估了面向可扩展、高能效忆阻器交叉阵列的器件与系统级策略，涵盖材料、开关机制、突触行为、潜行电流抑制及协同设计路径。

**2 Switching and Synaptic Behaviors, and Performance Metrics of Memristors**

忆阻器按开关机制可分为均匀型和细丝型。均匀型开关源于氧空位等缺陷的有源层内分布式再分布，可实现对称电导调制和均匀电流分布，但通常耐久性较低、保持性较弱。细丝型开关涉及导电细丝（conductive filament, CF）的形成与断裂，其中电化学金属化电池（electrochemical metallization cell, ECM）依靠活性电极金属阳离子的迁移构建金属桥。细丝型器件提供更大阻变窗口和更强保持性，但存在循环间随机性。电流-电压（I–V）特性可分为标准模式、整流模式和阈值模式：标准模式具有近线性低阻态和对称置位/复位；整流模式因肖特基势垒表现出二极管性不对称；阈值模式在临界电压以上突变导通、撤压后返回高阻态。实际CIM操作依赖脉冲激励，通过增强/抑制（potentiation/depression）脉冲序列实现模拟多级电导调制，并支持如脉冲时序依赖可塑性（spike-timing-dependent plasticity, STDP）等学习规则。对比器件数据表明，传统开关性能（如开关比、耐久性）并不直接决定突触动态范围和训练精度；高开关比不等于宽动态范围，高耐久性不代表多稳定训练周期。完全对称的增强与抑制在器件层面鲜有实现，通常需要不同脉冲幅值或宽度。此外，增加可访问电导态数量虽可提高权重精度，但状态间隔变小，对噪声、漂移和读出电路要求更严，因此实际CIM演示常限于较少稳定状态。综合而言，选择器-忆阻器协同设计不能仅由单一开关指标优化，而需在非线性、更新线性度、对称性、保持性、能耗和读出分辨率间取得平衡。标准模式器件因其稳定性和可调性成为模拟CIM的主流选择，而整流和阈值模式分别受限于双向更新困难和易失性。

**3 Crossbar Array and Sneak Path Current**

交叉阵列以高密度、并行VMM能力和成熟制造工艺成为CIM系统的首选平台，但固有地存在潜行电流问题：当相邻单元处于导通态时，编程或读取目标单元可能产生非预期电流路径，导致读边限退化、意外写入、能耗增加和串扰。缓解策略包括优化偏置方案以及集成与忆阻器串联的选择器。晶体管基选择器（1T1M）利用栅控晶体管提供精确电流限流和低电压开关控制，能有效抑制潜行电流。例如，TaO_x基1T1M阵列已用于向量-矩阵乘法、卷积和原位学习。然而，1T1M面临固有约束：复位时晶体管夹断可能降低忆阻器有效电压，导致细丝断裂不充分；沟道宽度与长度影响编程电流和可变性；典型单元面积约12F²（激进版图下仅6F²），且晶体管工艺的热预算（700–900°C）与后端（back-end-of-line, BEOL）集成及单片3D堆叠不兼容。这些限制推动了两端选择器方案的发展，其面积可接近4F²且热预算更低。

**4 2 One-Diode-One-Memristor (1D1M)**

1D1M架构将二极管选择器与忆阻器串联，利用高正向导通和低反向泄漏抑制潜行电流，实现约4F²的紧凑面积。实际运行要求同时具备高正向电流密度（forward current density, J_F）和高整流比（rectification ratio, RR），并且制造须满足BEOL热预算（≤400°C，理想≤300°C）。早期演示如CuO_x/IZO二极管与NiO忆阻器堆叠实现了4F²阵列，但单向导通限制了模拟CIM所需双向权重更新。后续研究尝试通过肖特基二极管、隧穿层、混合有机堆叠和反并联二极管对来恢复双向操作，但往往增加面积、布线或电路复杂度。自整流忆阻器将选择性内建于阻变元件，如Pt/NiO_x/WO_3-x:Ti展示出极线性增强和98%识别准确率，但材料不对称性影响完全对称可塑性。极化门控肖特基二极管（如TiN/HZO/NiSi₂/Si）通过铁电调制势垒实现双向电流控制和低能耗，但需要额外端子。1D1M堆叠在热预算和双向性之间面临根本矛盾：高结晶温度工艺（如PCMO 700°C）需保护选择器，而室温制备的二极管电流密度或整流比不足。虽然硅穿通二极管可实现高电流密度和快速开关，但外延生长与BEOL兼容性未决。目前尚无最小面积1D1M单元能同时实现本征双向、高J_F、大RR、稳定循环和BEOL兼容，因此需要从器件优化转向系统级协同设计。

**5 Compute-in-Memory Systems and Selector Constraints**

CIM系统中，选择器不仅需要抑制潜行电流，还必须支持模拟权重更新的双向极性。早期单向二极管型选择器虽有效整流，但阻挡一个极性，被迫采用双二极管配置（2D1M）或外围极性反转电路，增加面积和能耗。阈值型选择器（如OTS）具有近线性I–V特性并缓解IR压降，适于推理；指数型选择器则能更好地保持训练中所需的权重更新线性度和对称性。但两者无法兼顾，且多数研究仍停留在器件验证或仿真层面。自整流忆阻器（self-rectifying memristor, SRM）通过高势垒获得大RR，如Pt/HfO₂/Ti阵列实现RR>2×10⁵、1.2 V下开关比>8×10³，并支持8位CNN推理，但高势垒导致编程应力增大、耐久性受限。系统级演示中，异质集成的2D HfSe₂忆阻器阵列与Si肖特基选择器构成32×32 1S1R阵列，采用闭环编程和时域感测，实现97.5%二值CNN准确率，控制器与被测阵列通过FPGA集成，但阵列尺寸仅1 kb，且器件间变异需闭环补偿。互补二极管对和反并联配置仍是恢复双向性的实际方案，但牺牲面积和布线。自整流堆叠和本征双向选择器被认为更有利于保持阵列紧凑性，例如基于W/SiN_x/n-Si/p-Si的3D 1D1M结构在脉冲神经网络中抑制泄漏，但双向调制仍受限。此外，混合神经元电路如1M1T1M尖峰神经元，在4 μm²内实现自适应泄漏积分发放（adaptive leaky-integrate-and-fire, ALIF）功能，能耗比CMOS神经元低一个数量级，但受制于Ag基扩散型忆阻器的变异性和耐久性。热仿真表明，在5 nm间距阵列中保持热负荷低于340 K需亚纳秒脉冲和高阻态值，进一步突显了选择器热与电学约束的耦合。总体而言，选择器设计需在整流强度、非线性、电流驱动、对称性、热预算和外围开销之间进行多尺度协同优化。

**6 Conclusion**

忆阻器交叉阵列的发展揭示了材料物理、器件架构与系统级操作之间的根本关联。面向存储的设计优先考虑整流强度、耐久性和保持性，而模拟CIM系统额外要求本征双向性以实现学习所需的极性依赖权重更新。1D1M架构虽能通过强整流抑制潜行电流，但其单向导通与对称模拟权重调制不兼容。界面工程和可控缺陷化学成为一致的设计杠杆：氧空位浓度和电极-氧化物化学计量比决定非线性、阈值行为以及电导态的稳定性和可逆性。下一代选择器需同时满足整流比>10⁶、ON电流密度>10⁶ A cm^-2、亚10 ns开关和低于400°C的BEOL兼容工艺，且需与本征双向操作调和。现有方案常依靠极性反转电路、反并联二极管或额外选择器元件，这些均以面积、布线复杂度和能耗开销为代价。因此，选择器评价需从器件级扩展到阵列级密度和外围开销。当前研究趋势从电路级补偿转向通过缺陷动力学和电极-氧化物界面的协同工程实现物理嵌入功能，稳定对称注入势垒、工程化可逆细丝动力学是双向操作的关键。理想的CIM选择器不应仅追求最大整流比，而应在非线性、电流驱动和对称性之间取得平衡，以实现可靠的模拟权重更新。本征双向、选择器集成器件的实现仍是一个开放挑战，但其成功将开启一条通往高密度、高能效、具备原生模拟学习能力交叉阵列加速器的可扩展路径。