宽频功率放大器数字预失真：基于功能解耦包络辅助与注意力引导循环架构的研究

《Sensors》：Digital Predistortion of Wideband Power Amplifiers Using Functionally Decoupled Envelope-Assisted Attention-Guided Recurrent Architecture

　　

摘要 宽频功率放大器（Power Amplifier, PA）在高阶调制信号激励下表现出强烈的非线性失真和动态记忆效应，这使得在严格的计算约束下实现实时数字预失真（Digital Predistortion, DPD）日益具有挑战性。本研究提出一种功能解耦的神经DPD架构，命名为EA-CCF-AttGRU，该架构在统一的端到端框架内明确地将瞬时非线性特征表示与时间记忆补偿相分离。不同于将包络特征、跨通道融合和循环注意力作为孤立模块引入，所提出的架构为不同组件分配了不同的补偿功能：包络辅助增强（Envelope-Assisted augmentation）和逐点跨通道融合（point-wise cross-channel fusion）增强瞬时非线性表示，而注意力引导的循环建模（attention-guided recurrent modeling）则捕获动态记忆效应。全局线性旁路（global linear bypass）通过保留线性变换进一步减轻非线性补偿的负担。在160 MHz、1024进制正交幅度调制（1024-ary quadrature amplitude modulation, 1024-QAM）基带激励（峰均功率比（Peak-to-Average Power Ratio, PAPR）为10.38 dB）下的实验结果表明，所提出的方法仅用6009个可训练参数即可实现?65.91 dBc的邻信道泄漏比（Adjacent Channel Leakage Ratio, ACLR）、?57.84 dB的归一化均方误差（Normalized Mean Square Error, NMSE）和0.07%的误差矢量幅度（Error Vector Magnitude, EVM）。所提出的架构在宽频DPD应用中实现了有效的复杂度-性能权衡，并为未来面向硬件的实现和综合验证提供了潜力。

宽频功率放大器数字预失真研究解读

一、研究背景与问题提出

随着下一代无线通信系统不断追求更宽的信号带宽、载波聚合以及更高阶的调制方式以提升频谱效率和数据传输速率，射频（Radio Frequency, RF）功率放大器（Power Amplifier, PA）面临着日益严峻的线性化挑战。这些信号格式普遍具有高峰均功率比（Peak-to-Average Power Ratio, PAPR），迫使PA更接近其非线性区域工作，从而加剧带内失真和带外频谱再生。随着信号带宽的增加，PA的失真不仅依赖于瞬时输入，还依赖于其近期的信号历史，导致明显的动态记忆效应。数字预失真（Digital Predistortion, DPD）因此被广泛用于补偿非线性和记忆相关失真，同时使PA能够高效运行。

传统的记忆感知行为建模，如Volterra级数族及其简化形式广义记忆多项式（Generalized Memory Polynomial, GMP），虽然提供了系统的非线性系统表示，但模型阶数和记忆深度的增加会显著提高计算和实现成本。数据驱动的方法，特别是神经网络，已被逐步引入以改善非线性表示和记忆建模，如实值时延神经网络（Real-Valued Time-Delay Neural Network, RVTDNN）、增强型RVTDNN（Augmented RVTDNN, ARVTDNN）、双向长短期记忆网络（Bidirectional Long Short-Term Memory, BiLSTM）、门控循环单元（Gated Recurrent Unit, GRU）结合注意力机制等。然而，现有研究往往将包络特征增强、卷积特征提取、循环记忆建模、注意力机制等作为独立模块简单组合，缺乏对功能角色的明确划分。同时，现代神经DPD的评估日益需要综合考虑线性化精度、参数量、算术工作量、存储需求、数值精度和实现效率等多个维度。

在此背景下，研究人员提出一个核心架构问题：如何在统一的端到端预失真器内，将瞬时非线性特征构建和时间记忆演化分配给不同的轻量级功能组件。基于此设计原则，开发了EA-CCF-AttGRU架构，旨在探究这种功能组织方式能否改善复杂度-性能权衡。

二、研究内容与主要结论

研究人员开发了一种功能解耦的单箱体（single-box）神经DPD架构EA-CCF-AttGRU。该架构明确地将包络辅助特征增强和严格逐点跨通道融合（Cross-Channel Fusion, CCF）分配给瞬时非线性特征构建，而时间记忆演化由后续的注意力引导GRU（Attention-Guided GRU, AttGRU）处理。此外，独立的全局线性旁路为主要的仿射补偿分量提供直接表示路径，使循环非线性分支能够专注于剩余的非线性和记忆相关补偿。在160 MHz、1024-QAM基带激励（PAPR为10.38 dB）的实验条件下，该架构仅用6009个可训练参数即实现了?65.91 dBc的邻信道泄漏比（ACLR）、?57.84 dB的归一化均方误差（NMSE）和0.07%的误差矢量幅度（EVM），在近似等参数（iso-parameter）对比中优于多种基线模型，并表现出良好的鲁棒性和实现导向的复杂度特性。

三、关键技术与方法

研究人员采用了以下关键技术方法：一是包络辅助（Envelope-Assisted, EA）特征增强模块，提取瞬时包络和平方包络作为无参数的幅度相关输入增强；二是核大小为1的逐点跨通道融合（CCF）层，配合LeakyReLU激活函数，在相同时刻戳进行非线性跨通道融合而不引入显式跨时间戳混合；三是通道注意力引导的GRU（AttGRU），通过轻量级通道注意力门（Channel-wise Attention Gate, CAG）对循环表示进行数据相关的特征重加权；四是全局线性旁路与自适应残差融合，通过可学习的残差缩放系数联合优化线性与非线性补偿路径。实验采用OpenDPD开源框架中的DPA_160MHz数据集，该数据集包含工作在2.4 GHz载波频率的40 nm互补金属氧化物半导体（Complementary Metal-Oxide-Semiconductor, CMOS）数字功率放大器（Digital Power Amplifier, DPA）的非线性行为数据，激励信号为四个聚合的40 MHz载波，总带宽160 MHz，采样率640 MS/s，采用无循环前缀的OFDM方案和1024-QAM调制。

四、研究结果

4.1 实验设置与双轨基准测试：研究人员采用OpenDPD框架，在DPA_160MHz数据集上评估所提架构。通过默认容量和近似等参数（约6000参数）两种配置，与RVTDCNN、LSTM、TCN-DPD以及APNRRU、DeltaGRU、TRes-DeltaGRU等基线进行对比。所提出的EA-CCF-AttGRU包含6009个可训练参数。

4.2 综合线性化性能分析：在等参数约束下，RVTDCNN、LSTM和TCN-DPD的ACLR分别饱和在?50.87 dBc、?58.85 dBc和?62.93 dBc，而所提出的EA-CCF-AttGRU达到?65.91 dBc。AM-AM和AM-PM散点图显示，经预失真后响应集中在理想线性轨迹附近，相位色散显著降低。在约6000参数范围内，所提架构实现了最低的NMSE和最负的ACLR。

4.3 容量扩展与复杂度-性能拐点：将隐藏维度从32增加到80，参数量从6009增加到20121，ACLR仅从?65.91 dBc提升到?66.89 dBc，额外增加14112个参数仅带来0.98 dB的ACLR改善，表明在6009参数配置处存在明显的算法复杂度-性能拐点。

4.4 消融与架构变体研究：通过留一组件消融实验发现，去除全局线性旁路和自适应残差融合导致2.77 dB的ACLR退化，而仅节省0.07%的密集MAC和0.12%的参数存储，表明该路径具有特别有利的边际性能-成本贡献。去除注意力门导致2.75 dB退化，去除EA模块导致2.64 dB退化，去除CCF导致0.96 dB退化。添加并行膨胀时间卷积分支的变体（Model E）增加了3.33%的密集MAC和3.46%的参数存储，但ACLR反而恶化1.60 dB。

4.5 固定功率回退下的静态输出缩放行为：在0、?3和?6 dB输入功率回退条件下，保持所有模型参数不变，EA-CCF-AttGRU产生的输出幅度分别接近线性缩放参考值，表明在所评估的功率回退条件下具有一致的固定参数输出缩放行为。

4.6 受控反馈噪声扰动的鲁棒性：在45 dB SNR条件下，所提模型保持?51.08 dBc的ACLR和?44.77 dB的NMSE；在35 dB SNR条件下，各模型性能趋于一致，表明观测噪声底限成为主要限制因素。

4.7 残余分数定时失配敏感性：在±0.2和±0.3采样点失配下，定时重对齐NMSE退化约2.07 dB和1.53 dB；在最大偏移±0.9和±1.0采样点处，退化增至约16.49 dB和16.32 dB。后验定时诊断显示，估计的定时校正紧密跟随施加的残余失配，表明适应过程可将大部分同步偏移吸收到学习的DPD响应中。

4.8 动态功率转换下的块自适应跟踪：在0→?3→?6→?3→0 dB的功率序列下，块大小从4096增加到65536时，平均收敛样本数从约13.3k增加到196.6k，而每功率级的软件更新时间从约1.93秒减少到0.35秒，揭示了响应速度与更新工作量之间的直接权衡。

4.9 训练后量化敏感性：W16A16配置保持FP32的线性化性能，NMSE变化?0.082 dB，ACLR变化仅+0.011 dB，参数存储从23.473 KiB降至11.736 KiB。而W8A16和W8A8配置分别退化至?37.24 dB/?55.20 dBc和?30.06 dB/?39.48 dBc，表明所提架构对16位训练后量化具有容忍性，但对直接8位量化不够鲁棒。

五、讨论与结论

讨论部分明确了本研究的创新边界：包络增强、卷积特征提取、循环记忆建模、注意力机制、混合精度算术和时间稀疏性等均已在先前研究中得到验证，本研究不主张这些机制作为独立新颖的贡献，而是聚焦于它们在统一预失真器中的功能组织方式。研究结论指出，EA-CCF-AttGRU通过将瞬时非线性特征构建与时间记忆演化分配给不同的轻量级功能组件，在宽频DPD应用中实现了有效的复杂度-性能权衡。在160 MHz 1024-QAM测试条件下，所选的6009参数配置实现了?65.91 dBc的ACLR、?57.84 dB的NMSE和0.07%的EVM，为未来面向硬件的实现和综合验证提供了潜力。研究同时指出，所报告的结果表征了观察到的算法复杂度-性能工作点，并未声称已实现的FPGA/ASIC延迟、资源利用率或功耗数据。