• 具有离散间距成本的最优混合单元高度详细布局

  摘要混合单元高度的VLSI电路被广泛用于满足各种设计需求。由于可制造性设计（DFM）方面的考虑，如布局依赖效应（LDEs）、漏极到漏极的相邻关系（DDA）以及多层图案化的颜色区分，相邻单元之间的不同间距会影响电路性能，这些影响被建模为离散的间距成本。一种先进的动态规划（DP）方法可以解决这个问题，但由于其复杂性较高，一次只能处理少数几行单元。在本文中，我们提出了一种新的DP算法，该算法能够更高效地最优地解决这一问题。此外，还采用了几种保持最优性的简化技术，以推导出大规模设计的整个芯片的最优解。实验结果表明，所提出的方法在总间距成本和总位移方面显著优于现有方法。

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• 用于预测静态红外降温和芯片可路由性的增强型TransUNet框架

  摘要随着半导体工艺的进步，电源分配网络（PDN）对从焊盘到芯片单元的电力供应影响日益显著。标准芯片中的显著热阻降（IR drop）可能导致时序违规，而次优的PDN拓扑结构则可能导致拥堵加剧。这些因素共同降低了芯片的整体性能和可靠性。为了加速设计迭代，准确高效地预测分布不均的热阻降和拥堵，尤其是在热点区域，已成为一个关键挑战。本文提出了一种基于改进的TransUNet的框架，用于进行考虑分布的静态热阻降和拥堵预测，将这两个问题视为独立但相关的图像预测任务。这种抽象方法保留了原始物理布局上的热阻降和拥堵分布模式，并能够识别局部热点。我们的框架利用图像分类技术将热阻降预测建模为空间模式识别任务，有效

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• ZlibBoost：一个高效且灵活的开源框架，用于标准单元特性分析

  摘要随着VLSI设计的日益复杂化以及向更小工艺节点的过渡，准确且高效的库特性分析已成为现代设计工作流程中的关键环节。现有的开源工具通常受到功能限制、效率低下和精度不足的制约，无法满足当今的设计挑战。本文分析了当前开源工具的不足之处，并介绍了ZlibBoost这一新型开源框架，该框架旨在提供灵活性和高性能。其模块化设计（前端与后端分离）以及用户友好的界面，使得定制变得轻松自如，同时支持机器学习模型的集成和扩展了模拟器的兼容性。通过引入多种关键特性，显著提升了库特性分析的准确性和效率。实验结果证明了ZlibBoost能够满足学术研究和实际应用的需求，使其成为推动半导体设计进步的强大工具。

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• IPO：结合表示学习和迁移学习的恒定骗子参数优化用于放置问题

  摘要在超大规模集成电路（VLSI）设计流程中，布局是一个关键且耗时的步骤。随着布局方法的研究不断深入，这些方法引入了更多的参数，导致当前的参数配置方法在很大程度上依赖于人工经验。本文提出了一种新颖的跨设计参数优化方法（iPO），以加速参数调整过程，而无需人工干预不同的布局工具（如iEDA-iPL和DREAMPlace）。具体而言，我们引入了一种称为“Constant Liar”的启发式策略来加速参数调整，从而能够在不同的机器上同时进行参数优化。研究表明，针对每个设计单独优化参数是非常耗时的。为了解决参数调整效率低下的问题，我们提出了一种跨设计参数迁移学习策略。该策略通过图嵌入算法（用于表示网表

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• HLSRewriter：利用大语言模型（LLMs）高效重构和优化C/C++代码，以实现高级合成

  摘要在高层次综合（HLS）中，将标准的C/C++代码重构为与其兼容的HLS版本（HLS-C）仍然需要大量的人工工作。尽管已经引入了各种程序脚本来自动化这一过程，但生成的代码中仍包含许多与HLS不兼容的问题，这些问题需要由开发人员手动进行重构和优化。由于大型语言模型（LLMs）具有自动化代码生成的能力，它们也可以用于HLS的自动代码重构和优化。然而，由于LLMs的训练数据有限，且在同时考虑硬件和软件需求时，使用LLMs进行HLS重构时可能会出现“幻觉”现象，从而导致合成失败。为了解决这些挑战，我们提出了HLSRewriter，这是一个基于LLM的代码重构和优化框架，它以常规的C/C++代码作为输

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• AiLO：一种基于多尺度交叉注意力Transformer的逻辑优化预测框架

  摘要逻辑优化（Logic Optimization, LO）是芯片设计过程中的一个关键阶段，其目标是通过优化电路设计来最小化面积和延迟，从而提高设计成果的质量（Quality of Results, QoR）。在逻辑优化过程中，每次迭代后都需要完成逻辑优化和技术映射才能评估设计成果的质量。这一评估过程非常耗时，限制了在给定时间内可以进行的优化迭代次数。为了解决这个问题，开发了基于人工智能的逻辑优化框架（AI-aided Logic Optimization, AiLO），以探索更多的优化操作序列（即优化方案）。AiLO框架由两个核心组成部分构成：基于人工智能的度量评估和优化探索。为了实现准确的

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• 提升大型语言模型在硬件验证中的应用：一个新颖的系统Verilog断言数据集

  摘要 硬件验证在现代系统级芯片（SoC）设计中至关重要，约占开发时间的70%。SystemVerilog断言机制用于确保硬件功能的正确性。然而，现有的工业实践依赖于人工进行断言生成，随着硬件系统复杂性的增加，这种做法变得越来越难以维持。最近的研究表明，大型语言模型（LLMs）可以自动化这一过程。不过，像GPT-4o这样的专有模型往往生成的断言不够准确，且需要昂贵的许可费用；而较小的开源LLMs则需要经过微调才能处理HDL代码的复杂性。为了解决这些问题，我们推出了VERT，这是一个开源数据集，旨在利用LLMs来提升SystemVerilog断言的生成效果。VER

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• 通过超密集3D集成实现超快生成式AI：基于LLM的边缘推理案例研究

  摘要生成式人工智能（GenAI）是当今最重要的应用之一，它不断推动半导体技术的极限。我们提出了一种非常精细的3D内存-逻辑架构以及一种新颖的数据映射策略，以支持基于大型语言模型（LLM）的GenAI，包括预填充和生成两个阶段。我们的概念分析表明，超密集的3D连接性能够显著提升文本生成的速度和能效，超越当前的技术限制。来自基础分析模型的初步结果表明，通过最大化权重局部性并利用逻辑层中的乘累加（MAC）单元与3D堆栈中专用内存分区之间的大规模并行3D链接来增强内存带宽，Llama 3.2 1B的单批次自回归生成速率可以超过5K个令牌/秒。我们还探讨了先进逻辑节点的影响，并量化了它们在减少预填充延迟

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• TCAD-基于机器学习的TID紧凑模型开发，用于商用SiC MOSFET

  摘要我们提出了一种结合了TCAD工具（Charon）、优化/不确定性量化工具（Dakota）、替代模型和贝叶斯学习能力的TCAD-机器学习方法。该方法用于准确建模和校准商用现成（COTS）半导体器件中总电离剂量（TID）引起的阈值电压（Vth）变化，并开发基于物理原理的TID简化模型。该通用方法应用于对一个典型的COTS 3.3 kV SiC功率MOSFET（金属氧化物半导体场效应晶体管）中的TID效应进行建模。通过Charon-Dakota的耦合，我们可以根据器件物理特性确定关键的器件几何结构和掺杂参数，这些参数对于COTS器件来说难以获得或根本不存在，但对TCAD仿真至关重要；此外，我们还

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• 在异构分布式嵌入式系统中，针对工作流应用的能源感知调度以实现调度长度的最优化

  摘要在嵌入式系统开发领域，能源优化是一个至关重要的设计考量因素，因为这些设备受到有限电池资源的限制。设计和开发一种有效的能源感知调度方法能够在保持能源消耗可控的同时提供出色的处理能力。尽管以往的方法可以为具有能源消耗限制的任务获得合理的调度方案，但由于不公平或低效的能源预分配策略，这些方法在计算上代价较高，并且在效果或效率方面存在不足。在本文中，我们研究了能源感知的工作流调度问题，并提出了一种基于列表的三阶段方法来最小化异构分布式嵌入式系统中工作流的调度长度。首先，对工作流应用和处理器的能源消耗进行了建模，并将能源感知的工作流调度问题表述为一个包含各种依赖关系和能源约束的非线性混合整数规划问题

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• 事实：一种快速且准确的多角预测器，用于商业EDA流程中的时序闭合（Timing Closure）问题

  摘要随着技术不断向深纳米领域发展，技术相关问题的数量从几十个激增至数百个。这种数量的急剧增加极大地复杂化了工程变更订单（ECO）阶段的时序分析过程，因为对所有相关问题进行静态时序分析（STA）变得越来越耗时且具有挑战性。现有的方法通常利用机器学习（ML）技术，根据已知的一小部分问题来预测未知的问题。然而，随着问题总数的增加，这些方法不仅需要更多的已知问题作为参考，还对已知问题的选择非常敏感。此外，为了提高能效，设计师将设计推向接近阈值电压的区域，这导致相关问题的数量进一步增加，问题之间的非线性也变得更加明显。这使得基于ML的现有方法难以准确预测所有相关问题的时序指标。在这项工作中，我们提出了F

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• RedPIM：一种高效的PIM加速器设计，可减少模拟到数字的转换次数

  摘要基于ReRAM的存内处理（PIM）架构因其能够在内存中直接执行矩阵-向量乘法（MVM），显著减少数据传输并提高计算效率，成为深度学习的有力竞争者。然而，由于MVM发生在模拟域，因此在当前的实现中，模数转换器（ADC）占据了主要的功耗和面积开销。为此，我们提出了RedPIM——一种高效的基于ReRAM的PIM加速器设计，专为深度神经网络（DNN）设计，旨在减少模数转换的次数。RedPIM利用了这样一个事实：在基于ReRAM的PIM加速器中，总能耗通常会随着激活的模数转换次数的增加而增加。具体来说，我们引入了一种新的训练算法，该算法能够在激活值量化过程中考虑到ADC的开销，并同时优化精度。从硬

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• 通过变异多样性搜索对FPGA交互式调试工具进行测试

  摘要FPGA交互式调试工具通过强大的内置交互式调试功能，帮助工程师快速检测和修复RTL设计中的错误。这种交互式调试过程确保了RTL设计的准确性和开发效率。然而，对这些FPGA交互式调试工具进行严格测试至关重要，因为工程师可能会因工具本身的缺陷而误解RTL设计，从而采取错误的修复措施，进而引发安全风险。在这项研究中，我们提出了一种名为ID-Hunter的新型差分测试方法，这是首次利用多臂老虎机（MAB）引导的变异多样性搜索来生成RTL设计以测试FPGA交互式调试工具的方法。ID-Hunter由三个组件构成：变异规则组件、交互式变异优化组件和差分测试组件。变异规则组件设计了两种类型的变异规则（即程

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• FPGA加速器的整体优化框架

  摘要定制化的加速器通过硬件专业化显著提升了能源效率和性能，彻底改变了现代计算领域。现场可编程门阵列（FPGA）在这一进程中发挥了关键作用，它们具备无与伦比的灵活性和高性能潜力。高级综合（HLS）技术和源到源编译器通过将高级编程语言转换为包含指令的硬件描述，简化了FPGA的开发过程。然而，实现高质量的结果（QoR）仍然是一个重大挑战，这需要复杂的代码转换、策略性的指令布局以及优化的数据传输。本文介绍了Prometheus这一全面的优化框架，它将多种优化技术——包括任务融合、平铺布局、循环重排、计算与通信的重叠以及并发任务执行——整合到一个统一的设计空间中。通过运用非线性规划（NLP）方法，Pro

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• AiDRC：通过人工智能驱动的设计规则违规预测与检查来加速详细布线过程

  摘要在设计规则违规（Design Rule Violation, DRV）的评估与优化方面，现代VLSI物理设计面临着重大挑战。由于这些评估对提高设计收敛效率至关重要，因此快速、准确的布线可行性和DRV检测方法受到了广泛的研究关注。传统的详细布线及设计规则检查（Detailed Routing and Design Rule Checking, DRC）过程计算成本较高。为了解决这些问题，本研究利用人工智能模型在预详细布线阶段预测DRV的位置，并在详细布线过程中进行DRV检测，从而实现了快速、精确的DRV评估。通过在ResNet框架中引入交叉注意力机制（crisscross attention

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• 在CyberRT中支持自动驾驶框架的时间相关指标

  摘要日益先进的自主软件功能的实现基于前沿的自动驾驶框架，使得多个软件组件之间能够进行模块化交互。这种方法有助于支持从多个传感器到执行器的功能性因果链。由于（软件）组件交互的复杂性，确定系统时序行为的正确性变得更加困难。这是因为传统的时序相关指标（如最坏情况执行时间和最坏情况响应时间）无法捕捉输入采样时间与基于这些输入进行计算的时间之间的相互依赖关系。为了捕捉因果链中的时序要求，人们考虑了补充性的时序相关指标，例如最大反应时间和最大数据老化时间，这些指标通常具有端到端的范围。这些指标已在基于ROS2的汽车和自动驾驶系统中得到了形式化和验证[44, 46]。然而，这些指标的形式化对于推导分析性的下

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

• 抓握反射刺激对疫苗接种时疼痛的影响

  摘要 背景： 疫苗接种是一种侵入性操作，可能会给早产儿带来相当大的疼痛。 目的： 本研究旨在评估在接种乙型肝炎疫苗时，刺激抓握反射对婴儿疼痛和哭闹时间的影响。 方法： 这项平行随机对照试验于2022年11月1日至2023年4月1日在土耳其一家公立医院的新生儿重症监护病房进行。研究对象为那些父母已提供书面和口头同意的早产儿。对照组（n = 31）接受了常规疫苗接种程序，而实验组（n = 28）在常规疫苗接种程序的基础上还接受了抓握反射刺

  来源：The Journal of Perinatal & Neonatal Nursing

  时间：2025-11-08

• 新生儿护士知识水平及儿童乘客安全信息提供情况的评估

  摘要 背景： 在医院照顾新生儿的护士有机会成为儿童乘客安全（CPS）方面的资源。现有文献缺乏关于新生儿护士掌握的CPS知识以及他们提供的相关信息的具体内容。 目的： 本研究旨在评估新生儿护士在CPS方面的知识水平及其信息提供情况。 方法： 研究采用了一种经过调整的、横断面的、匿名的调查方法。调查链接被分发给了全国新生儿护士协会的成员。数据汇总采用了描述性分析和单变量分析。 结果： 共有113名在

  来源：The Journal of Perinatal & Neonatal Nursing

  时间：2025-11-08

• 缩短极早早产儿和超早早产儿达到完全肠内和经口喂养量的时间：一项质量改进项目

  本研究聚焦于早产儿在医院住院期间的喂养问题，旨在通过优化喂养流程，提高其全肠内喂养和全口喂养的达成时间，从而改善预后。早产儿，尤其是胎龄小于32周的婴儿，由于其生理发育尚未成熟，常常面临喂养和吞咽方面的困难。这些困难可能包括吸吮无力、吞咽协调障碍、以及因神经系统发育不全导致的喂养效率低下等问题。这些问题不仅影响婴儿的营养摄入，还可能导致住院时间延长、医疗成本增加，甚至对神经发育造成不良影响。因此，如何在早期阶段有效支持这些婴儿的喂养，成为医疗实践中亟需解决的问题。早产儿的喂养过程通常需要结合肠内营养与口喂，而肠内营养可以通过鼻胃管进行，而口喂则要求婴儿具备一定的吸吮和吞咽能力。然而，肠内喂养虽

  来源：The Journal of Perinatal & Neonatal Nursing

  时间：2025-11-08

• C-CIM：一种支持多模式卷积操作的SRAM-CIM

  摘要由于其相对成熟的技术以及与互补金属氧化物半导体（CMOS）逻辑工艺的良好兼容性，SRAM被广泛用于计算内存（CIM）神经网络加速器中。数字SRAM-CIM因其稳定性和准确性而受到研究人员的青睐。然而，当前的数字SRAM-CIM宏架构仅支持权重固定型数据流，这意味着图数据需要反复移动。某些特殊的深度神经网络层（如深度方向层）会导致CIM内部计算资源的利用率降低。为了解决这些问题，我们提出了C-CIM架构，该架构能够在输入固定型数据和权重固定型数据流之间切换，并支持矩阵乘法以及多种主流卷积核尺寸（1×1、3×3、5×5和7×7）下的卷积运算。在1GHz的频率下，C-CIM的平均性能达到了27.

  来源：ACM Transactions on Design Automation of Electronic Systems

  时间：2025-11-08

知名企业招聘：